在背面供電技術(shù)上，臺(tái)積電似乎沒(méi)有領(lǐng)先。

半導(dǎo)體技術(shù)的許多進(jìn)步都取決于減小封裝尺寸，同時(shí)結(jié)合附加功能和更高效的供電方法。目前的供電方法會(huì)占用晶圓上的大量空間，導(dǎo)致成本增加、芯片尺寸增大和晶體管減少。今年早些時(shí)候，三星半導(dǎo)體展示了其關(guān)于傳統(tǒng)半導(dǎo)體供電方法的替代方案的研究：背面供電。這可能導(dǎo)致芯片尺寸的顯著減小和布線擁塞的減少。

根據(jù)TheElec和三星在今年超大規(guī)模集成（VLSI）研討會(huì)上的演講報(bào)告，與傳統(tǒng)的前端供電網(wǎng)絡(luò)（PDN）相比，新的背面供電網(wǎng)絡(luò)（BSPDN）方法成功地將所需的晶圓面積減少了14.8%。成功實(shí)施后，兩個(gè)ARM電路的面積分別減少了10.6%和19%，同時(shí)布線長(zhǎng)度減少了9.2%。

在傳統(tǒng)的前端PDN（FSPDN）中，半導(dǎo)體元件必須布置在晶圓的正面，以便提供從電源線到信號(hào)線和晶體管的傳輸。這種配置需要在傳輸和信號(hào)網(wǎng)絡(luò)之間共享空間和資源，越來(lái)越抗的路由以在線路后端堆棧上傳輸電子，并且可能導(dǎo)致在傳輸?shù)桨雽?dǎo)體結(jié)構(gòu)中的接地軌期間的能量損失。

BSPDN 的主要目標(biāo)是增加單元的功率，這可以改善許多方面的性能。信號(hào)長(zhǎng)度減少方面得改進(jìn)得一個(gè)很好的例子。縮短信號(hào)長(zhǎng)度可以實(shí)現(xiàn)更好的路由，并且通過(guò)電路發(fā)出指令時(shí)浪費(fèi)的能量更少。通過(guò)縮短信號(hào)長(zhǎng)度，提高了能源效率。深度復(fù)雜的前端信號(hào)網(wǎng)絡(luò)的問(wèn)題之一是海豚效應(yīng)，即當(dāng)信號(hào)在信號(hào)層上下移動(dòng)并產(chǎn)生不必要的復(fù)雜性時(shí)。BSPDN 解決了這個(gè)問(wèn)題。

BSPDN 另一個(gè)有趣的方面是小區(qū)略有縮小。單元是印刷到晶圓中的晶體管的標(biāo)準(zhǔn)單元，如果您查看以下數(shù)據(jù)，PowerVia 的單元高度更小，這意味著更好的設(shè)計(jì)將使晶體管“縮小”。背面接觸將把這個(gè)提升到一個(gè)全新的水平。

BSPDN旨在解決這些架構(gòu)和供電限制。該方法完全解耦供電和信號(hào)網(wǎng)絡(luò)，并使用晶圓的背面來(lái)適應(yīng)配電。使用晶圓的背面，三星和其他半導(dǎo)體制造商可以通過(guò)更短、更寬的線路直接供電，從而提供更小的電阻、更高的供電性能并減少路由擁塞。

雖然從FSPDN到BSPDN的轉(zhuǎn)變聽(tīng)起來(lái)很有希望，但仍有一些挑戰(zhàn)阻止它成為追求該技術(shù)的制造商的標(biāo)準(zhǔn)方法。

三星在研討會(huì)上提出了實(shí)施新電力傳輸模型的最大挑戰(zhàn)之一，即與 BSPDN 相關(guān)的拉伸強(qiáng)度可能會(huì)降低。應(yīng)用時(shí)，BSPDN可以減少拉應(yīng)力作用和硅通孔電極（TSV），導(dǎo)致與金屬層分離。

三星表示，這個(gè)問(wèn)題可以通過(guò)降低高度或加寬TSV來(lái)解決，但更多在正式宣布解決方案之前，需要進(jìn)行研究和測(cè)試。要成功應(yīng)用 BSPDN，還需要在信號(hào)和電力線連接方面取得更多進(jìn)步。除了上述之外，還需要在化學(xué)機(jī)械拋光 (CMP) 技術(shù)方面取得進(jìn)步。當(dāng)前的 CMP 實(shí)施用于從晶圓背面去除 5 至 10 微米的“峰谷”。實(shí)施 BSPDN 可能需要一種新的方法來(lái)拋光晶圓而不損壞底層功率元件。

三星目前沒(méi)有概述基于 BSPDN 的架構(gòu)的正式實(shí)施的時(shí)間表，但在背面供電領(lǐng)域，另一家制造巨頭也已經(jīng)開(kāi)始了布局。在 2023 年 VLSI 研討會(huì)上，英特爾展示了制造和測(cè)試其背面供電解決方案 PowerVia 的過(guò)程，并取得了良好的性能測(cè)試結(jié)果。英特爾正在大膽下注，在臺(tái)積電之前采用 PowerVia，通過(guò)使用 RibbonFET （他們對(duì) GAA 的改進(jìn)）來(lái)做到這一點(diǎn)。臺(tái)積電插入 BSPDN 最晚可能會(huì)在 2026 年發(fā)生，與此同時(shí)英特爾希望2024年推出 PowerVia。

英特爾團(tuán)隊(duì)制作了稱為 Blue Sky Creek 的測(cè)試芯片，該芯片基于英特爾即將推出的 PC 處理器 Meteor Lake 中的能效核 —— 證明 PowerVia 解決了舊方法造成的兩個(gè)問(wèn)題。現(xiàn)在電源線和互連線可以分離開(kāi)來(lái)并做得更寬，同時(shí)改善供電和信號(hào)傳輸。

對(duì)于普通計(jì)算機(jī)用戶來(lái)說(shuō)，這意味著降低能效和提高速度。在降低功耗的情況下更快地完成工作，再次延續(xù)摩爾定律的承諾。使用 PowerVia 設(shè)計(jì)的英特爾能效核實(shí)現(xiàn)了 6% 的頻率增益和超過(guò) 90% 的標(biāo)準(zhǔn)單元利用率，調(diào)試時(shí)間與 Intel 4 一樣，在可接受的范圍內(nèi)。對(duì)于僅僅移動(dòng)電源線來(lái)說(shuō)，這是“巨大”的頻率提升。

Intel 20A 將是英特爾首個(gè)采用 PowerVia 背面供電技術(shù)及 RibbonFET 全環(huán)繞柵極晶體管的節(jié)點(diǎn)，預(yù)計(jì)將于 2024 年上半年實(shí)現(xiàn)生產(chǎn)準(zhǔn)備就緒，應(yīng)用于未來(lái)量產(chǎn)的客戶端 ARL 平臺(tái)，目前正在晶圓廠啟動(dòng)步進(jìn)（First Stepping）。

審核編輯：劉清