轉眼間賽盛技術EMC線上實戰特訓營已成功舉辦三期，第四期EMC特訓營將在9月27日正式開課。
前面三期學員在系統學習中，積極分享學習心得，與群內朋友共同提升！如下為摘選部分學員學習心得分享。

接地對產品EMC影響

20220331分享打卡：課程題目：接地對產品EMC的影響地的設計對產品的EMC性能至關重要，EMC設計重點是接地設計。

1.產品中地是如何影響EMC指標的？

外部傳導干擾，通過地上阻抗形成地電位差，帶來產品性能下降。外部輻射干擾，通過地與信號環路形成環路干擾，帶來產品異常。

1.1地電位差會產生共模干擾

根據公式U=L*di/dt,電感與地走線粗細，長度、面積、形狀有關、di為電流的大小變化，dt表示電流變化的時間，運行頻率越高，電流變化越快，時間越短、在地上產生的電壓越高。

所有的地都具有一定的阻抗，電流流經地時，同樣會產生壓降，流經工作地中的電流主要來自兩個方面，一是信號的回流、二是電源的電流需要沿工作地返回。電流流經工作地時產生共模噪聲電壓。

共模電壓與外部電纜能形成單極天線效應，對外產生共模輻射。

共模輻射場強：E=1.26*I*L*f/r (V/m)

其中：I為共模電流、L為共模電流路徑長度、f為共模電流頻率、r為測試電距離共模路徑的距離。

共模電流的大小，與共模電壓相關，我們可以通過降低接地阻抗來減小共模電流。

1.2.地阻抗會產生差模干擾

芯片的電源與地，信號與地之間構成電流回路，形成環形天線，差模輻射。降低了對外抗擾能力、同時增加了對外干擾。

差模輻射場強與環路的面積成正比，環路面積越大，輻射強度越大。

2.接地設計要求

減小電流環路面積：信號與地、電源與地之間形成的電流環路面積一定要小。降低地阻抗：地線盡量短粗、降低等效電感。PCB EMC設計1、PCB層疊設計

• 頂與底層，元件信號
• 2與-2層，地平面
• 3與-3層，關鍵敏感信號
• 電源層，與地層相鄰
• 地層間邊緣每100miI過孔

2、PCB布局設計

• 功率回路走線順暢(關鍵環路面積&關鍵動點面積最小)
• 先防護后濾波，靠端口
• 濾波電路一字型布局
• 濾波電路與電源電路遠離

3、器件EMC布局

• 端口Y電容靠近連接器
• 共差模電感下方掏空
• Y電容分地處理螺釘鎖地
• 防護器件靠連接器接口

4、PCB布線設計

• 電容凱爾文走線，粗短線
• 濾波器走線不并行交叉
• 防護器件凱爾文走線
• 電源平面與相鄰地內縮20H
• 不同電源層空間上不重疊
• 電源線與地線回路面積小

以上來源于前面三期學員學習總結，僅供參考。