近日，PCI 特別興趣小組 (PCI-SIG) 將在圣克拉拉舉辦其年度開發者大會。業界卓越的擴展總線的開發人員和生態系統成員的年度聚會為硬件開發人員提供了大量的技術會議，但對于局外人來說，來自該展會的最重要的新聞往往是 SIG 的年度更新狀態生態系統。今年也不例外，他們更新了 PCIe 7.0 的開發狀態，以及 PCIe 6.0 的采用和布線工作。

隨著PCI Express 6.0 于去年初完成，PCI-SIG 迅速開始著手開發下一代 PCIe 7.0，這在去年的開發者大會上宣布。針對 2025 年的發布，PCIe 7.0 的目標是再次將 PCIe 設備的可用帶寬量增加一倍，使單通道的全雙工雙向帶寬高達 16GB/秒——而流行的 x16 插槽在單通道中高達 256GB/秒每個方向。

在去年發布公告時，PCIe 7.0 的早期工作才剛剛開始。對于 2023 年會議，PCI-SIG 已經完成了規范的第一個草案版本 0.3 的發布，并準備分發給該組織的成員，這標志著該標準的下一步發展。

PCI-SIG 標準的早期草案往往不關注公共技術細節，PCIe 7.0 v0.3 在這方面也不例外。因此，我們對規范本身知之甚少，而這些規范本身并沒有概述去年宣布的目標。

盡管如此，規范初稿的完成仍然很重要，因為它表明該小組已成功開發出更快的 PCIe 通信所需的核心技術基礎。這并非易事，因為 PCIe 7.0 需要將物理層的總線頻率加倍，這是 PCIe 6.0 使用 PAM4 信令回避的一項重大發展。即便如此，在改進數據信號方面也沒有什么是免費的，但是對于 PCIe 7.0，PCI-SIG 可以說是回到了硬模式開發，需要再次改進物理層——這次是為了讓它能夠在大約30GHz。

在電氣方面，PCIe 7.0 與其前身一樣堅持使用 PAM4 + FLIT 編碼。因此，下一個標準在物理層開發上的花費，將主要用于邏輯層的開發。

最終，PCI-SIG 的標準節奏基于三年的開發周期。因此，今年的公告草案對于該集團來說如期而至，預計它還有兩年的發展時間。假設其余的草案工作進展順利，PCI-SIG 預計將在 2025 年完成 PCIe 7.0 規范。

反過來，該規范的合規性計劃應在 2027 年啟動并運行。合規性計劃是硬件可用性的功能晴雨表，因為在使用新規范的任何大型商業硬件發貨之前，合規性測試和認證實際上是必要的. 除了少數例外，這些通常需要 2 到 2.5 年的時間才能組裝起來。所有這一切都表明，首批商用 PCIe 7.0 產品預計至少要到 2027 年——從現在起五年——這表明，在這個初始草案之后，PCIe 7.0 仍有很多工作要做。

PCIe 5.0/6.0 布線將于 2023 年末推出

雖然 PCIe 7.0 正在開發中，但 PCIe 6.0 的第一個硬件仍在開發中，甚至 PCIe 5.0 設備也只有不到一年的時間。因此，在開發核心規范的同時，PCI-SIG 還在完成規范的一些輔助領域，特別是布線。

雖然我們傳統上首先將 PCIe 視為在印刷電路板上布線的總線，但該標準也始終允許布線。憑借其更新的標準，PCI-SIG 實際上預計在服務器和其他高端設備中布線的使用會增長，這是由于 PCB 的通道范圍限制，以及隨著信號頻率的增加而變得更糟。因此，隨著新技術和新材料正在為更好的電纜創造新的選擇，布線正在煥然一新，作為根據最新標準維持/擴展信道范圍的一種選擇。

為此，PCI-SIG 正在制定兩項布線規范，預計將于今年第四季度發布。規格將涵蓋 PCIe 5.0 和 PCIe 6.0（因為信號頻率不變），包括內部和外部電纜的規格。內部布線將把設備連接到系統內的其他部分——包括設備和主板/背板——而外部布線將用于系統到系統的連接。

在信號技術和絕對信號速率方面，PCI Express 落后以太網一代左右。這意味著以太網工作組已經解決了高速銅信號的大部分初始開發問題。因此，盡管仍需努力使這些技術適用于 PCIe，但基本技術已經得到驗證，這有助于稍微簡化 PCIe 標準和布線的開發。

總而言之，與我們在消費者領域看到的相比，電纜開發無疑是該技術的更多服務器用例。但布線標準仍將是這些用例的重要發展，尤其是隨著公司繼續將更強大的系統和集群拼接在一起。

附：PCI-SIG 的最新進展