久久久九九69精品,色色7777,久久久久一区二区精码AV少妇

點擊上方藍字關注我們

由于現場實時測量的需要，機器視覺技術越來越多地借助硬件來完成，如DSP芯片、專用圖像信號處理卡等。但是，DSP做圖像處理也面臨著由于數據存儲與處理量大，導致處理速度較慢，系統實時性較差的問題。本文將FPGA的IP核內置緩存模塊和乒乓讀寫結構相結合，實現了圖像數據的緩存與提取，節省了存儲芯片所占用的片上空間，并且利用圖像預處理重復率高，但算法相對簡單的特點和FPGA數據并行處理，結合流水線的結構，大大縮短了圖像預處理的時間，解決了圖像處理實時性差的問題。
1系統架構和流程簡介
本系統采用了FPGA與DSP相結合的架構，綜合了各自的優點，使系統滿足實時性要求的同時，又可以在后續任務中完成復雜算法的處理。系統的整體架構如圖1所示。
系統上電后，CCD相機向AD轉換芯片TVP5150輸入PAL制式模擬圖像信號，TVP5150將模擬信號轉換成數字信號后，以ITU-R BT656格式傳輸到FPGA，FPGA對采集到的ITU-R BT656格式的圖像數據去消隱化后進行預處理，處理完之后傳輸到DM642的VP0口，VP0以8位RAW格式接收圖像數據，并通過EDMA通道存儲到連接在EMIFA接口上的SD RAM中。經過DSP的圖像處理后，將SDRAM中的圖像數據以ITU-R BT656的格式經DM642的VP2口傳輸到DA芯片SAA7121，然后SAA7121進行DA轉換后，將PAL制式的模擬信號輸出到LCD顯示器上顯示。需要說明的是，TVP5150和SAA7121通過DM642的I2C總線接口配置。

2 FPGA圖像緩存與處理
由于該系統利用FPGA并行性和高速性來縮減圖像預處理的時間，因此，FPGA的圖像緩存和預處理環節直接影響到系統的實時性，是整個系統的部分，也是本文所要介紹的重點。根據圖像預處理的需求和FPGA內部各模塊功能的不同，將其分為4個部分：去消隱化、濾波、閾值分割和邊緣提取。
2.1去消隱化
FPGA接收TVP5150傳輸的數字信號為ITUR BT656格式，該格式除了傳輸4∶2∶2的YCbCr視頻數據流外，還包含行、列消隱信號。因此，需要將行列消隱信號剔除掉，以便后期進行圖像預處理。
根據BT656的固有結構，編寫了Verilog硬件語言程序，用于提取BT656中的720×576個像素點的有效視頻數據，由于圖像處理過程只需要檢測亮度信號（Y分量），因此同時舍去各像素點的色度信號（Cb、Cr分量），僅保留亮度信號作為圖像有效數據。在去消隱化過程中，每行起始狀態里，檢測輸入8位數據，如果連續3個輸入信號滿足FF、00、00結構，則跳入下一個狀態，判斷下一個8位輸入XY信號，是否為有效圖像標志信號（80標志該行為偶場圖像數據，C7標志該行為奇場圖像數據），若判斷是，則計數器計數，并采集計數器為偶數時的數據（即亮度信號），為圖像有效數據，當采集滿720個圖像有效數據時，狀態機轉入初始狀態繼續等待FF、00、00結構，并依此循環。
2.2濾波
攝像機采集的圖像存在各類噪聲，從而對目標信息的進一步處理產生不利影響，因此，獲取圖像后需要對圖像進行濾波。考慮到中值濾波在平滑脈沖噪聲方面非常有效，并且可以保護圖像尖銳的邊緣的優點，我們選用3×3中值濾波作為系統的圖像濾波算法。中值濾波模塊包括3個子模塊：乒乓結構讀寫模塊、3×3陣列生成模塊和中值濾波算子模塊，其流程如圖2所示。

2.2.1乒乓結構讀寫模塊
為了節約芯片成本和電路板的片上空間，圖像數據的存儲利用FPGA上固有的IP核生成雙口RAM來緩存。由于圖像數據量較大，而中值濾波只需要持續地提取3×3模塊來進行數據處理，因此，僅需生成4片雙口RAM，每個用于存儲一行的圖像數據，通過乒乓讀寫結構，便可實現數據的緩存。
乒乓讀寫結構是指將輸入數據流通過輸入數據選擇單元等時地將輸入數據分配到兩個數據緩存區，并且再寫入某一個緩存區的過程中，從另外一個緩存區讀出上個緩存周期寫入的數據，依此循環，不斷往復。在本系統中，選用4片1024×8bit的雙口RAM作為緩存區，在每個緩存周期，向其中1片雙口RAM中寫入圖像數據，同時，讀控制模塊從另外3片雙口RAM中讀出前三個緩存周期已寫入的數據，用于生成3×3陣列。當一行數據緩存完成后，寫使能信號跳轉到下一個雙口RAM，繼續進行下一行數據寫入，讀控制模塊繼續讀取剩余三行所存儲數據。
2.2.2 3×3陣列生成模塊
3×3陣列生成模塊利用了3個并行的24位移位寄存器，如果讀使能信號有效，則在每個時鐘的上升沿，將3個移位寄存器中的數據左移8位，然后將從3個雙口RAM中讀取的數據分別填充各自對應移位寄存器的后8位，在每個讀取周期內循環，直到讀使能信號置低時停止，然后等待下一行數據的循環。這樣，就生成了中值濾波所需要的3×3陣列。需要注意的是，每一幀圖像的行和一行因為沒有相應的上下行數據，因此不能提取3×3陣列，所以需要控制信號將該兩行數據的3×3陣列剔除，以滿足圖像處理的準確性。
在雙口RAM的讀寫過程中，涉及到讀寫的時序問題，讀寫時序的控制必須滿足建立和保持時間的關系，以滿足圖像數據準確性的要求。在此，設計了一種新型的讀寫時序控制方法，首先，在數據傳輸至寫雙口RAM模塊時，利用一個與雙口RAM寫時鐘頻率相同，但是相位相差180°的時鐘做同步處理，使數據信號和控制信號的上升沿與該時鐘同步，然后，將同步后的數據信號和控制信號傳輸到雙口RAM的寫數據端口，則可以將觸發采集的寫時鐘的上升沿，恰好置于數據信號和控制信號的中央部分，以此保證數據寫入的穩定性。該讀寫時序控制圖如圖5所示，其中，Clk_W為寫時鐘，Clk_180°為上文所講的同步時鐘，Data_in為同步前數據信號，Data_in1為同步后數據信號，由圖可以清楚的顯示，利用這種方法，可以將數據信號穩定的寫入雙口RAM中，減少了時序設計時的計算時間，并且可以節約時序仿真的步驟，大大節省了開發時間。

2.2.3中值濾波算子模塊
中值濾波的原理是把圖像中某一點的像素值用該點的一個鄰域中各點像素值的中值代替，讓該點像素值更加接近真實值，從而消除孤立的噪聲點的濾波方法。在本系統中，選用3×3中值濾波模塊，其具體算法為將圖像某一點及其周圍8個點的像素按照大小排列順序，取9個像素值的中間值作為當前點的像素值，依次濾除整幀圖像的雜散信號。
通過FPGA實現9個數大小的排序，為了節省處理時間和芯片片上資源，利用快速中值濾波算法，結合流水線結構，分級排序來選取圖像像素的中間值。排序步驟如下：首先對3×3陣列進行列排序，然后行排序，副對角線排序，得到濾波中值。下圖4為快速中值濾波示意圖，圖中的C代表三輸入排序器，所用比較器為assign結構，可以節約大量比較所用時間，提高系統的實時性。

2.3閾值分割
由于實時圖像系統的刷新頻率較快（BT656格式每秒刷新25幀圖像），每幀圖像之間像素灰度均值差別很小，因此，我們可以利用上一幀圖像的統計值來計算閾值，為下一幀圖像二值化提供閾值，以適應測試環境變化所引起的閾值變化，閾值統計采用直方圖的方式。
利用FPGA的IP核生成一個256×9位的DPRAM，用以作為直方圖的計數器。以該DPRAM的地址作為圖像的像素值，而以DPRAM的內部存儲值，作為該幀圖像中該像素值的個數，每讀出一位相應的像素，對應地址的內部寄存器加1，以此完成整幀圖像的像素統計。
整幀圖像像素統計完成以后，按照地址從小到大的順序，依此累加DPRAM中的值，當累加和不小于整幀圖像像素數的0.7時，該DPRAM地址，即為直方圖法得到的閾值，然后利用該閾值，為下一幀圖像做閾值分割。
2.4邊緣檢測
邊緣檢測在圖像處理中占有很重要的地位，好的邊緣檢測，可以提高圖像的定位精度，減少圖像后續處理中的數據量。綜合考慮各種濾波算法的優缺點，由于Sobel算法對噪聲容抗較大，并且較易在FPGA上實現，因此，選取Sobel算法作為該系統的邊緣檢測算法。
邊緣檢測模塊類似于濾波模塊，同樣也包括3個主要部分：乒乓結構存儲模塊、3×3陣列生成模塊和Sobel邊緣檢測算子模塊。前兩個部分不再贅述，本文主要介紹Sobel算子模塊。
該算子包含兩組3×3的矩陣，分別為橫向及縱向，將之與圖像作平面卷積，即可分別得出橫向及縱向的亮度差分近似值。
利用FPGA在硬件并行結構和流水線結構的特點，我們將整個Sobel算子分為4級，、二級分別將首、末行和首、末列按照算子模板參數相加并輸出結果，第三級將上級所得到的行列結果分別相減，第四級比較上級所得兩個值的，取較小的值作為Sobel檢測結果。如此，每個時鐘周期每級都執行各自相應的加減法運算，并在下個時鐘上升沿將所得數據級級傳遞，即可完成3×3陣列的Sobel算法，該模塊的流水線結構如圖5所示。這樣，在每個時鐘周期，都會輸出1個Sobel檢測值，即處理每一行圖像數據，僅需要n+4個時鐘周期的時間，處理整幀圖像所需少時間為（n+4）×m×T，其中n為每行像素點個數，m為行數，T為時鐘周期。

3實驗結果分析
根據系統硬件結構搭建的實驗平臺，連接各模塊接口，編譯并程序，運行系統。在實驗室環境下采集圖像，并進行濾波和邊緣檢測等處理，在CCS3.3的view/graph菜單下觀測處理圖像效果圖，實驗結果與原圖對比如圖6所示。由于實驗室光線環境較為穩定，圖像噪聲較少，濾波效果不明顯，但是通過圖6（c）可以明顯看到圖像邊緣檢測效果較好，可以滿足圖像預處理要求。
針對系統圖像預處理速度的評估，我們以Sobel邊緣檢測算法作為參考。首先利用CCS3.3的計時函數，運行得到DSP對一幀720×576像素的圖像邊緣提取所用時間為254.83ms，然后通過上文所列公式計算FPGA圖像邊緣提取所用少時間為15.445ms.通過兩種處理方式所用時間的比較，可以明顯得出FPGA在圖像預處理時的速度優勢，完全可以滿足圖像實時處理的要求，具有很強的實用性。