仿真軟件的出現，讓我們不再需要推導復雜的公式，幫助我們快速且優質地完成射頻設計。

ADS的DesignGuide里面有各式各樣的 模板 ，可以協助我們進行設計。今天我想探討的是，如何利用DesignGuide的Ampilifer中的一個模板快速設計低噪聲放大器。

我設計低噪放時，比較喜歡用紅色方框中的這個模板，如上圖。打開這個模板時，就自動彈出兩個窗口，一個是原理圖窗口，一個是數據結果窗口。用實際器件參數替代模板中的器件參數，再結合.dds上的計算結果，即可快速地完成設計。

原諒我不想去下載個新的器件參數了。

所以就直接用模板中所提供的器件參數進行仿真（AT310113C.s2p）了。

模板中的s2p文件，除了S參數以外，還包括噪聲參數，如上圖綠色方框里所示。

在文獻[1]中，指出，二端口放大器的噪聲系數能表示為：

其中，Ys表示呈現在晶體管處的源導納；

Yopt表示得出最小噪聲系數的最佳源導納；

Fmin表示當Ys=Yopt時獲得的晶體管的最小噪聲系數；

RN表示晶體管的等效噪聲電阻；

Gs表示源導納的實部。

所以，當Ys=Yopt時，噪聲系數最小。

再看.dds文件中的計算參數。

藍色方框里的值，是我們能達到的最小噪聲系數，即是s2p文件噪聲參數的第二列的值(對應1.8GHz)；黃色方框里，是s2p文件噪聲參數的第三列和第四列的值(對應1.8GHz)；粉色框中的穩定系數為0.554，小于1；紫色方框內的Zopt即是上面公式中所講的Yopt對應的倒數。且可以下列公式得到。大家感興趣的話，可以自己算一下，Γopt即是上圖黃色框里的反射系數。

我個人的設計步驟是，先把偏置網絡加上，然后采取一定提高穩定性的措施（這邊是在發射極接小電感到地）。如下圖。圖中的偏置網絡的值，還需要在實際電路中調試獲得。查了一下這個器件的datasheet，沒有確切的HFE和VBE值。我計算的時候，是假設HFE=100,VBE=0.6V,而Vcc=3V。

加上偏置電路以及發射機小電感到地后，1.8GHz處的穩定系數提高到1.069，噪聲系數惡化0.041dB，如下圖所示。

接下來，遵循前面《Smith圓圖簡介》介紹的“往前看，向后退”原則，按照上圖心型框內標注的阻抗進行匹配。請注意方框內各個阻抗標注的方向哈。

最后，電路架構如下圖所示。其中黃色和紅色圓圈上分別為輸入和輸出匹配電路，值分別為6.8nH/1.2pF和10nH。選擇如此結構的輸入匹配電路，是考慮不讓匹配電路影響基級的偏置，所以選擇先串聯電感，然后再并聯電容。在輸入端可再串聯82pF的電容，防止對前級電路的直流點產生影響。紫色方框中是為了提高低端的穩定度（值分別為27nH,9.8pF,120ohm），而綠色方框是為了提高整體的穩定度(1kohm并聯到地)。

上述電路架構的仿真結果如下圖所示。

S21=9.22dB,S11=-10.1dB,S22=-16.2dB；NF=1.341dB。全頻段穩定。

至此，一個低噪聲放大器的雛形完成。進一步的話，需要進行版圖仿真，在2GHz左右的話，版圖仿真還是很準的。