GaAs基VCSEL已廣泛應用于三維成像、無人駕駛、物聯網、數據通訊等領域，同時在光電對抗、激光雷達、航空航天等高精尖領域也發揮著巨大的作用和潛能。GaAs基VCSEL的刻蝕技術是制備過程中最關鍵的環節。刻蝕時掩膜的質量、刻蝕GaAs后的表面質量、VCSEL的臺面和側壁形貌都會直接影響器件性能。在刻蝕過程中，掩膜的好壞直接影響刻蝕的效果。

VCSEL側壁如果過于粗糙，就會影響載流子的復合效率，也會使光發生散射效應。VCSEL表面和側壁不光滑、有殘留時會增大其電阻值或擊穿電流。如果GaAs/AIGaAs的刻蝕速率未能達到1:1，那么臺面的側壁會出現橫向鉆蝕的鏤空現象，不利于實現均勻電場和高效的器件隔離。

目前VCSEL刻蝕分為濕法刻蝕和干法刻蝕兩種。為實現良好的形貌控制，GaAs基VCSEL的刻蝕通常采用干法刻蝕技術。干法刻燭具有精度高、可控性好、易于批量生產以及工藝清潔度高等優勢。因此，深入研究高精度的刻蝕技術，尤其是高精度的干法刻蝕技術，對制備高性能VCSEL具有重要意義。

據麥姆斯咨詢報道，近期，長春理工大學高功率半導體激光國家重點實驗室的科研團隊在《紅外》期刊上發表了以“GaAs基VCSEL干法刻蝕技術研究綜述”為主題的文章。該文章第一作者為范昊軒，主要從事半導體激光器件的研究工作；通訊作者為郝永芹研究員，主要從事半導體光電子材料與器件方面的研究工作。本文綜述了GaAs基VCSEL干法刻蝕技術的發展與研究現狀。

刻蝕中改善掩膜質量的研究現狀

目前，VCSEL刻蝕過程中的關鍵環節主要有以下幾個方面：控制臺面的尺寸、刻蝕時掩膜的質量、刻蝕GaAs后的表面質量、VCSEL臺面和側壁形貌。

刻蝕VCSEL之前要進行光刻。常用的掩膜有光刻膠軟掩膜，二氧化硅、氮化硅和金屬硬掩膜。光刻膠掩膜通過前烘和堅膜之后形狀會改變。由于在刻蝕氣體氛圍中光刻膠的抗蝕性不能保證穩定的狀態，在刻蝕過程中高濃度的離子會使光刻膠掩膜變性或者碳化。另外，光刻膠掩膜的形狀在刻蝕過程中會轉移給下方的晶圓片，所以控制好掩膜的質量對刻蝕過程很重要。

為了使光刻膠掩膜具有更好的形貌，研究人員通過對光刻膠厚度的分析，研究了不同厚度下光刻膠掩膜在烘烤后的變化規律。2012年，孫麗媛等人針對光刻膠掩膜對刻蝕GaAs材料側壁的問題，采用控制變量法研究了厚度不同的光刻膠財GaAs材料側壁傾角產生的影響。他們用臺階儀測量旋涂不同厚度光刻膠烘烤之后的結果，發現光刻膠的厚度越大，高溫烘烤后光刻膠變性越嚴重，如圖1所示。

圖1

通過優化光刻膠掩膜回流方法，研究人員改善了光刻膠掩膜在回流后的形貌。2014年，Porkolab G A等人針對光刻膠掩膜回流時出現的坍塌變性問題，采用等離子體輔助回流方法改善了傳統加熱回流法的坍塌現象，如圖2中的掃描電子顯微鏡（SEM）圖像所示。

圖2

2015年，焦慶斌等人發現了光柵頂部的光刻膠掩膜“頂角平臺”現象（出現光刻膠掩模占寬比過大的情況）。針對這一問題，他們采用了改變光刻過程中的曝光時間和提高倒置熱熔溫度的方法。結果表明，通過增加曝光時間和提高倒置熱熔溫度，可明顯減小占寬比以及光刻膠掩模線條寬度。

2016年，喬輝等人針對在電感耦合等離子體（ICP）干法刻蝕后光刻膠掩膜出現凸起和孔洞的異常現象，采用探針式表面輪廓儀和激光共聚焦顯微鏡對其進行了分析。他們認為，刻蝕時等離子體中的紫外線對掩膜的光刻膠進行曝光作用而釋放出一定雖的氮氣，在光刻膠內外形成了壓強差，使光刻膠局部表面微凸起。當光刻膠的強度無法阻止內部氮氣膨脹時，則會產生類似的孔洞狀缺陷，導致掩膜保護作用失效。

隨著刻蝕技術的發展，工藝精度不斷提高。2016年，艾駿等人針對光刻膠掩膜的光刻線條精度問題展開研究。他們分析了光刻時曝光時間長短（見圖3（a））、顯影時顯影液的濃度（見圖3（b））以及顯影時顯影的時間（見圖3（c））對光刻膠掩膜的光刻線條精度的影響，探究了各種不良形貌出現的原因，為今后光刻技術在復雜環境下的應用和發展打下了基礎。

圖3

2018年，Vigneron P B等人發現刻蝕GaAs時光刻膠掩膜出現了“微掩蔽”現象。光刻膠掩膜的四角出現坍塌和波紋，如圖4（a）所示。在刻蝕過程中會將這些波紋轉移到下方的基片上，造成粗糙的側壁，引起散射損傷。他們在BCl?/Cl?/Ar刻蝕氣體組合中加入極少量N?后，微掩蔽現象消失，如圖4（b）所示。

圖4

2018年，杜立群等人針對較厚的光刻膠掩膜在曝光過程中膠膜內部曝光劑量分布不均勻使得光刻膠掩膜厚度過大的情況，嘗試采用分次曝光顯影法改善無法控制光刻圖形精度的問題。通過對基準點預曝光的分次曝光顯影法調整光刻膠掩膜的厚度，對光刻膠掩模的均勻性以及光刻膠掩模內部的曝光劑量進行調節（原理見圖5）。

圖5 分次曝光顯影法的原理圖

分次曝光顯影法的原理如下：首先去掉光刻膠頂部的掩膜，使光刻膠掩膜內部充分曝光；光刻膠掩膜頂部的線寬變小，底部掩膜的線寬變大，二者之間的差值變小。這方法可以顯著改善光刻圖形的尺寸精度，對厚膠的曝光起到了優化的作用（見圖6）。

圖6 射頻同軸傳輸截面的SEM圖

刻蝕GaAs的研究現狀

在刻蝕GaAs方面，2000年Lee J W等人針對GaAs側壁存在的鉆刻現象，引用BCl?/SF?/N?/He氣體刻蝕GaAs結構，并通過添加N?來增強刻蝕過程中的側壁鈍化功能。結果表明，刻蝕輪廓形貌得到了明顯的改善，增強了各向異性刻蝕（見圖7）。

圖7

2010年，Volatier M等人針對刻蝕GaAs側壁出現的橫向刻蝕現象，在Cl?/BCl?/Ar中添加N?以增加側壁鈍化保護。首先，添加N?后增加的鈍化層可以減少過度的橫向蝕刻，從而產生各向異性剖面。其次，通過研究不同比例N?相關數據可知，加入10%~13%的N?時能夠獲得接近理想的各向異性結構。一旦N?比例超過14%，GaAs的底部就會變得很粗糙。此研究改善了刻蝕GaAs側壁時出現橫向鉆蝕的情況，如圖8所示。

圖8

2010年，Lee J W等人針對GaAs在刻蝕后存在表面粗糙的問題，研究了BCl?/N?和BCl?/Ar兩種組合的刻蝕機理。通過調節輔助氣體N?和Ar的比例來觀察表面質量的好壞（見圖9）。研究發現，添加過量的輔助氣體會降低等離子體刻蝕的速率和選擇性，從而對等離子體刻蝕產生負面影響，最終出現表面粗糙的現象。

圖9

2015年，Liu K等人針對用Cl?/Ar刻蝕GaAs時表面粗糙的問題，通過加入不同濃度的O?來加以對比。他們分析了Cl?/Ar/O?的刻蝕機理，發現O?的加入使GaAs的刻蝕速率減小，但表面質量變高，選擇比變大，改善了GaAs在Cl?/Ar刻蝕下表面粗糙的問題（見圖10）。

圖10

2019年，Booker K等人針對刻蝕GaAs通孔時出現橫向刻蝕的問題，將SiO?用作掩膜，并通過在Cl?/Ar組合中加入SiCl?，來完成刻蝕。這將促進通孔側壁上的硅基聚合物持續形成，防止橫向蝕刻再次破壞側壁，如圖11所示。

圖11

2022年，楊晶晶等人針對刻蝕以SiO?為掩膜時GaAs外延片出現的長草現象（見圖12（a）），分析了刻蝕的機理，找出了刻蝕的副產物。這些副產物會產生“微掩膜”效應，從而影響刻蝕的結果。通過調整射頻（RF）功率，增大了等離子體副產物粘附在基片的概率，減少了長草現象的發生，如圖12（b）所示。

圖12

刻蝕中改善GaAs/AlGaAs選擇性刻蝕的研究現狀

在GaAs/AlGaAs的刻蝕方面，1995年Constantine C等人針對GaAs和AlGaAs刻蝕速率有明顯差異的問題，采用1:10的BCl?/Ar氣體組合，發現BCl?可以去除鋁氧化物，并在反應腔室內吸收水蒸氣，防止AlGaAs的再次氧化，獲得了更均勻的非選擇性刻蝕。

2018年，Vigneron P B等人針對GaAs/AlAs異質結刻蝕過程中出現的橫向鉆蝕問題（見圖13），在BCl?/Cl?/Ar刻蝕氣體組合中加入N?誘導的鈍化層，可以防止橫向蝕刻，從而產生光滑且幾乎理想的垂直側壁。針對金屬掩膜和光刻膠掩膜的微掩膜效應，通過加入Ar氣帶走這些反應副產物。為了解決損傷問題，他們加入N?作為輔助氣體，結果是微掩膜效應完全消失。等離子體中的N?濃度提高了刻蝕剖面的平滑性。接著增加BCl?，氣體以降低腐蝕速率，同時增加壓力以提高選擇性，得到了側壁垂直且光滑的形貌。

圖13 GaAs/AlAs側壁的SEM圖像

2019年，王宇等人針對GaAs/AlAs側壁的橫向鉆蝕問題和VCSEL基腳不平坦問題，采用SiO?硬掩膜并調整ICP源功率和RF功率兩個參數，在保證高刻蝕速率的條件下，得到了側壁角度為60°~70°且側壁光滑的形貌。調節腔室內壓強的大小，減少了反應的副產物，改善了臺面的平坦度，降低了基腳效應（見圖14）。

圖14 優化后的側壁和基腳

2020年，張秋波等人針對ICP刻蝕氧化限制型VCSEL時出現的選擇性刻蝕（鏤空）現象（見圖15），用SiO?掩膜刻蝕VCSEL，通過調整RF功率增強刻蝕中的物理效應；通過調整BCl?，氣體的流量組分，使VCSEL的側壁鈍化效果增強；采用ICP刻蝕時增強了RF功率，使反應腔室內達到化學和物理效應的動態平衡；增強的物理刻蝕轟擊掉鏤空的部分，如圖16所示。

圖15和圖16

結束語

本文對VCSEL干法刻蝕關鍵技術的進展和研究現狀進行了綜述（主要包括刻蝕時掩膜的質量、刻蝕GaAs后的表面質量、VCSEL的表面和側壁形貌）。目前，國際上對VCSEL刻蝕技術進行了廣泛而深入的研究，在制備掩膜、增強GaAs的各向異性刻蝕以及實現多層分布式布拉格反射器（DBR）的非選擇性刻蝕方面取得了重要進展。但針對介質掩膜的優化和去殘膠工藝、刻蝕氣體與材料的作用機理及規律、刻蝕過程中出現的副產物問題等研究較少。隨著各個領域對VCSEL的需求增大，對VCSEL刻蝕技術的精度也會提出更高的要求。

審核編輯：劉清