作為最重要的設計參數之一,選擇環路帶寬涉及到抖動、相位噪聲、鎖定時間或雜散之間的平衡。適合抖動的最優環路帶寬BWJIT也是數據轉換器時鐘等許多時鐘應用的最佳選擇。如果BWJIT并非最佳選擇,首先要做的仍是尋找最優環路帶寬。
圖1中,鎖相環(PLL)與壓控振蕩器(VCO)噪聲交叉處的偏移,BWJIT(約為140kHz)通過減少曲線下方的面積來優化抖動。

圖1:最優抖動帶寬
盡管此帶寬BWJIT對抖動而言是最優的,但對于相位噪聲、鎖定時間或雜散卻并非如此。表1給出了環路帶寬對這些性能指標的影響的大致參考。
| 性能指標 | 最優帶寬 | 備注 |
| 抖動 | BWJIT | 最優值一般為BWJIT。在低集成限制更高的一些情況下,有時較窄的環路帶寬實際上效果更好。 |
| 鎖定時間 | 無限 | VCO鎖定時間隨著環路帶寬的增加而提高,但有時會受到VCO校準時間(用于集成VCO)的限制,或因VCO輸入電容等寄生電容而使帶寬無法增加。 |
| 雜散 | 0Hz | 一般而言環路帶寬越窄,雜散越好,但有時會由環路濾波器周圍來自主板或芯片上的串擾所主導。 |
| 相位噪聲 | 0Hz或無限 |
如果相位噪聲低于最優抖動帶寬,相位噪聲會隨著帶寬的變寬而增大,直到變成僅為輸入基準和PLL造成的噪聲。 如果相位噪聲偏移大于最優抖動帶寬,相位噪聲會隨著環路帶寬的變窄而增大,直到變成僅為獨立的VCO噪聲。 |
表1:環路帶寬對關鍵參數的影響
為了說明表1,圖2中的模擬顯示了變化的環路帶寬的影響。鎖定時間與抖動標準化指標為圖2中從最小值增加的百分比。雜散與相位噪聲指標為圖2中從最小值增加的分貝。

圖 2:環路帶寬對標準化性能的影響
如圖1所預測,環路帶寬為140kHz左右時,最優抖動確實為最佳。環路帶寬超出此范圍會有利于鎖定時間和10kHz相位噪聲,但是會降低雜散和1MHz偏移的相位噪聲。
因此,選擇環路帶寬的一種較好的方法是先選擇最優抖動帶寬(BWJIT),然后增加帶寬提高鎖定時間或低頻偏相位噪聲,或者降低帶寬提高高頻偏相位噪聲或雜散。
審核編輯:郭婷
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
-
轉換器
+關注
關注
27文章
9442瀏覽量
156832 -
振蕩器
+關注
關注
28文章
4188瀏覽量
143125 -
pll
+關注
關注
6文章
985瀏覽量
138328
發布評論請先 登錄
相關推薦
熱點推薦
最麻煩的PLL雜散信號——整數邊界雜散
鎖相環 (PLL) 和壓控振蕩器 (VCO) 輸出特定頻率的RF信號,理想情況下此信號應當是輸出中的唯一信號。但事實上,輸出中存在干擾雜散信號和相位噪聲。本文討論最麻煩的
雜散問題如何解決?
分頻的鎖相環就沒有這種限制,容易使用。 從鎖定時間上來講,小數分頻鎖相環通常比整數分頻的鎖相環快。 小數分頻鎖相環因為需要額外的雜散補償,需要更大的功耗。 小數分頻鎖相環相比整數分頻,價格較高。Q:小數
發表于 04-27 15:58
發現相位噪聲、鎖定時間或雜散問題請檢查鎖相環的環路濾波器帶寬
作為最重要的設計參數之一,選擇環路帶寬涉及到抖動、相位噪聲、鎖定時間或雜散之間的平衡。適合
如何解決抖動、相位噪聲、鎖定時間或雜散問題
評論