通用加法器集成電路

加法器應(yīng)用舉例
用4×2選1數(shù)據(jù)選擇器74157和4位全加器7483,構(gòu)成4位二進(jìn)制加/減器。
在二進(jìn)制補(bǔ)碼系統(tǒng)中,減法功能由加“減數(shù)”的補(bǔ)碼實(shí)現(xiàn)。

關(guān)于減法電路探討
二進(jìn)制減法運(yùn)算

(1)式的實(shí)現(xiàn)方法: (以4位數(shù)相減為例)

借位信號(hào)實(shí)現(xiàn)減2n 的功能: 當(dāng)A+B反+1 的高位有進(jìn)位時(shí),
該進(jìn)位信號(hào)和2n 相減使最高位為0, 反之為1。
分兩種情況討論:


由符號(hào)決定求補(bǔ)的邏輯圖
利用7483(四位二進(jìn)制加法器)構(gòu)成8421BCD碼加法器.
二進(jìn)制數(shù)和8421BCD碼對(duì)照表


總結(jié)上表,可得:


-
集成電路
+關(guān)注
關(guān)注
5452文章
12571瀏覽量
374516 -
二進(jìn)制
+關(guān)注
關(guān)注
2文章
809瀏覽量
43026 -
加法器
+關(guān)注
關(guān)注
6文章
183瀏覽量
31417 -
減法電路
+關(guān)注
關(guān)注
0文章
15瀏覽量
8292 -
數(shù)據(jù)選擇器
+關(guān)注
關(guān)注
2文章
173瀏覽量
16936
發(fā)布評(píng)論請(qǐng)先 登錄
加法器,加法器是什么意思
十進(jìn)制加法器,十進(jìn)制加法器工作原理是什么?
FPU加法器的設(shè)計(jì)與實(shí)現(xiàn)
8位加法器和減法器設(shè)計(jì)實(shí)習(xí)報(bào)告
同相加法器電路原理與同相加法器計(jì)算
Verilog基本功之:流水線設(shè)計(jì)Pipeline Design
加法器的原理及采用加法器的原因
同相加法器和反相加法器的區(qū)別是什么
加法器的原理是什么 加法器有什么作用
加法器的應(yīng)用舉例
評(píng)論