插值法幀同步解析
1 運行平臺
硬件：CRD500數字信號處理板
系統：win7/64；win7/32；win10/64
軟件：Quartus/ModelSimSE/Verilog/Matlab
2 主要功能及性能指標
3.2.1主要功能
1）產生基帶原始數據
2）幀同步信號提取
3.2.2主要性能指標
1) 發送端
系統時鐘：50MHz
基帶數據碼率：195.3125kbps
數據內容：幀長16位，幀同步字長7位，同步字為1011000
2) 接收端
系統時鐘：發送端送來的數據時或信號，195.3125kbps
同步方式：具有搜索、校驗、同步三種狀態：幀長、幀同步字、搜索容錯位數、校核容錯位數、同步容錯位數可通過修改程序參數快速設置。
3 程序結構框圖說明
幀同步電路系統主要由基帶數據生成模塊（pcm.v)、幀同步模塊（FrameSync.v)模塊組成。
審核編輯：劉清
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
數字信號處理
+關注
關注
16文章
571瀏覽量
47784 -
系統時鐘
+關注
關注
1文章
31瀏覽量
10187 -
幀同步系統
+關注
關注
0文章
2瀏覽量
5906
原文標題：插值法幀同步（Quartus/Verilog/CRD500）
文章出處：【微信號：杜勇FPGA，微信公眾號：杜勇FPGA】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
熱點推薦
什么是線性插值？一維線性插值和雙線性插值在BMS開發中的應用
線性插值法(linear interpolation)，是指使用連接兩個已知量的直線來確定在這兩個已知量之間的一個未知量的值的方法。
基于LabVIEW的心電信號插值算法分析
為了在LabVIEW平臺下更方便的處理非均勻采樣的心電信號，文中研究了心電信號的時域和頻域插值算法。首先采用了拉格朗日插值法、牛頓
發表于 03-15 17:10
?61次下載
插值法幀同步ISE/Verilog/CXD301介紹
同步方式：具有搜索、校驗、同步三種狀態：幀長、幀同步字、搜索容錯位數、校核容錯位數、同步容錯位數
插值法幀同步（ISE/Verilog/CXD301）
基帶數據生成模塊生成的原始數據（1.5625Mbps）送至開發板上擴展口，經短接線由第35腳送回FPGA芯片；數據生成的同步時鐘信號也經擴展口硬件環回至幀同步模塊。為便于測試環路同步及
基于事件相機的統一幀插值與自適應去模糊框架（REFID）
）的解決方案。團隊提出了一種基于事件相機的統一幀插值與自適應去模糊框架（REFID）。該框架基于雙向遞歸網絡，結合事件流和圖像信息，自適應地融合來自不同時間點的信息，從而能夠在模糊的輸入幀
工商網監
評論