本博客系列共分為 3 部分，這是第 2 部分，介紹靜電放電 (ESD) 的各個方面以及移動設備的系統級 ESD 設計。

我們在第 1 部分介紹了ESD的基本概念以及系統高效ESD設計(SEED)。本博客將為您介紹 SEED 工具箱中所有必要的部分。第 3 部分將介紹如何將 SEED 方法及建模和模擬一起用于優化系統級手機設計。

更新一下，SEED 就是…

…一種協同設計方法，包含板載和片上ESD 保護功能，用于分析和實現系統級 ESD 穩健性。該方法要求對 ESD 應力事件期間外部 ESD 脈沖之間的相互作用、完整的系統級電路板設計以及設備引腳特性有一個全面的了解。

板載 ESD 保護器件

作為一個總體戰略，您可以在 PC 電路板上使用許多保護元件，以保護終端產品免受 ESD 事件的影響。這些保護元件包括：

無源和有源元件，如：

串聯電阻

去耦電容

鐵氧體磁珠

抑制裝置，如電磁干擾(EMI)/ESD 濾波器

瞬態電壓抑制器(TVS)

TVS 元件：

聚合物變阻器

陶瓷變阻器

火花隙s

硅二極管

然而，使用這些元件時應謹記以下幾點：

電阻、電容、電感-電容(LC)濾波器和鐵氧體磁珠在系統中衰減間接或二級 ESD 應力方面表現良好。一個有效的方法就是，需要將這些元件盡可能置于 ESD 應力對象（模塊引腳）附近。

您可以將串聯電阻與去耦電容（電阻-電容[RC]濾波器）或電壓箝位一起使用。

電容提供去耦性。選擇的電容最好具有高額定電壓、高共振頻率、低電阻和低電感。確保在連接電容時實現軌跡長度的最短化。

LC 濾波器可阻隔瞬變電壓和 EMI。

串聯鐵氧體磁珠可衰減電源線上的 EMI 和 ESD。

變阻器可從高待機值變為極低導電值，從而吸收 ESD 能量，并限制 ESD 誘發性電壓。它們通常具有較高的觸發電壓（幾百伏）和高達 100 V 的箝位電壓，同時具有非常低的電容，但能夠在長時間的 ESD 應力之后顯示明顯的漏電流。

根據待保護的接口類型，硅基TVS 二極管也可以具有較低的電容和比其他 TVS 元件更低的動態電阻值。它們具有較高的 ESD 吸附能力（即一旦 ESD 觸電被吸附，保護裝置就會非常快速地返回到高阻抗狀態）。適合高速/RF 應用的 TVS 二極管可提供非常低的觸發電壓（低于 100 V）和箝位電壓（低于 20 V），同時具有出色的響應時間。

但請注意：片外保護器件的電容將導致 RF 通道中的不匹配性。為彌補這些不匹配性，設計人員需要調整其 RF 和天線路徑中的匹配網絡。

術語表

C:電容

CS:并聯電容

EMI:電磁干擾

ESD:靜電放電

FCC:聯邦通信委員會

GND:接地

HPF:高通濾波器

IC:集成電路

IEC:國際電工委員會

L:電感器

LC:電感-電容

LS:并聯電感器

PC:印刷電路

PCB:印刷電路板

RC:電阻-電容

RF:射頻

RFFE:RF 前端

Rx:接收

SEED:系統高效 ESD 設計

TVS:瞬態電壓抑制器

Tx:發送

VL:電感電壓

更多關于瞬態電壓抑制器 (TVS) 的信息

TVS二極管是實現 ESD 保護的首選元件之一。當誘發性電壓超過雪崩擊穿電壓時，它們通過分流過電流的方式運行。它們是一種箝位裝置，抑制所有高于擊穿電壓的過電壓。當不存在過電壓時，它們會自動重置至關閉狀態，但會吸收更多內部的瞬態能量。

TVS 二極管可以是單向二極管，也可以是雙向二極管。雙向二極管可使用兩個相互對立的雪崩二極管以串聯的方式表示，如下所示，并連接至相對于被保護引腳的并聯配置。這些設備均制造為單個封裝元件。

對于 RF 應用中的 ESD 保護，必須保持盡可能小的 TVS 二極管電容。這可避免輸入匹配的失諧，從而使保護設備產生較少的諧波失真。

下圖顯示了雙向 TVS 二極管的電流-電壓(I-V)曲線。您可以看到，TVS 相對于原點呈對稱狀，且可針對正極和負極 ESD 觸電進行 ESD 保護。

下圖比較了變阻器、聚合物和 TVS 二極管響應 ESD 觸電的殘留電壓。大家可以看到，當今的硅基 TVS 二極管是針對 ESD 觸電最有效的方法。

板載 TVS 二極管位置的重要性

然而，TVS 的位置具有重要影響。如果電路設計不當，則 ESD 保護就不會那么有效。請記住，這些一般原則：

在開發 PC 電路板時，請注意軌跡不要太長，因為這會產生不必要的電感。

記住：與 TVS 設備串聯的電容會使一級 ESD 電流路徑斷開，而添加至一級 ESD 電流路徑的任何 RF 電感都會提高殘留路徑中的總阻抗。

如果將 TVS 置于合適的位置，就不需要其他 ESD 元件。

那么什么是合適的位置？如下圖所示，您應該：

只使用 TVS。

切勿將 TVS 置于電容或電感器的前面或后面。

確保沒有軌跡。應將 TVS 置于 RF 路徑和接地之間。

接地：機械因素

為緩解 ESD 事件，必須對成品的每一方面進行正確的接地——PC 電路板、所有 IC 芯片和元件、外殼、蓋子等。確保在終端產品接地時考慮了以下所有方面：

所有金屬件必須通過低阻抗路徑連接至系統接地。

浮動金屬部件都有 ESD 危險。

所有金屬部件都必須接地，或如果適用，更換為塑料件。

多個互聯的 PC 電路板設計可能會導致高電阻電感系統接地。當一級 TVS 和 RF 模塊置于不同的 PC 電路板上時，應特別注意保護天線。

一級和二級 ESD 保護

了解一級和二級 ESD 保護是 SEED 方法的基本組成部分。通常：

一級保護是在板上進行，稱為主要箝位。

二級保護是在片上進行，稱為輔助箝位。

一級和二級 ESD 保護階段的協同設計是 SEED 方法的基本概念。

下圖顯示了RF前端(RFFE) 中針對 ESD 保護的主要和輔助箝位的高級基本視圖。

注意：一些系統設計需要在 IC 前放置一個額外的板載輔助箝位，以減少元件引腳可能存在的任何殘留 ESD 電荷。

我們來進一步了解一級和二級保護：

一級保護（板載）：一級保護可能包含箝位元件，如并聯電感器或 TVS 元件（二極管、變阻器和火花隙）。這些主要箝位可分流較大的 ESD 電流。主要箝位主要為與直接 ESD 能量入口接觸的外部連接和其他接口。此外，它們在減少 IC 元件引腳處出現的殘留 ESD 應力方面發揮著重要作用。

二級保護（片上）：二級保護用于箝住設備引腳處積累的任何殘留 ESD 應力。ESD 瞬態的形狀在很大程度上取決于板載主要箝位特性和 PC 電路板設計。

一級和二級 ESD 保護階段的協同設計（即板載和片上保護）是 SEED 方法的基本概念。這兩個階段可在兩個分支的載流能力通過串聯阻抗實現平衡的位置提供必要的保護。

模擬和分析這兩個保護階段可幫助電路板設計人員選擇適當的板載保護箝位電平，以確保能夠有效地處理抵達 IC 的峰值殘留脈沖。利用模擬實現的 SEED 保護設計要求將國際電工委員會(IEC)應力模型、基于 SEED 參數的 TVS 和 IC 接口引腳模型以及隔離阻抗電路（即 PC 電路板上的電路）整合在一起。我們將在第 3 部分詳細介紹如何模擬和分析 SEED 設計。

RF 前端 (RFFE) 的保護戰略

不同的應用需要不同的 ESD 保護。一種方法或許能夠滿足您的應用需求，但可能不適用于其他應用。最終，您使用的設計必須通過 FCC 和 IEC 測試，這樣您的產品才能獲得認證并出售。

我們來看看可用于 RFFE 中 ESD 保護的幾種戰略。

戰略 1：基本保護——并聯電感器

最基本的方法是采用一個并聯電感器。如下圖所示，電感器 (L) 是 ESD 電流脈沖的主要分流元件。該電感器的 nH 范圍應比較低 (<20?nH)，這樣才能構成有效的 ESD 保護解決方案。但它會增加插入損耗，帶來一些 RF 性能挑戰。并聯電容通常用于實現 RF 匹配，而非 ESD 保護。

戰略 2：單級高通濾波器

第二種方法采用單級高通濾波器(HPF)，如下圖所示。然而，這可能并不是最有效的方法。

優點：

提供良好的全帶寬 ESD 覆蓋。

可合理地減少 ESD 脈沖幅度，同時允許蜂窩頻率范圍通過。

缺點：

會產生較高的殘留電壓 (Vpeak >100 V)。

需要較低的電感，以確保最優性能（這意味著實現 RF 與 ESD 性能權衡）。

戰略 3：兩級 ESD 保護

第三種方法使用兩級 ESD 保護，如下圖所示。該方法將 TVS 作為一級保護，并將 HPF 作為二級 ESD 保護，以捕獲殘留應力。

如下圖中看到的那樣：

第一級保護 (TVS) 箝住低于 20V 的電壓，從而將峰值電壓降至 50V 以下。

第二級保護中的 HPF 進一步降低殘留電壓脈沖，箝住低于 10V 的電壓，從而將峰值電壓降至 20V 以下。

ESD 保護的最佳方法

最終，您是在試圖降低 IC 在 ESD 觸電中遇到的電壓；目的是在其擊中 IC 之前降低所有峰值電壓。我們認為理想的 ESD 戰略就是兩級方法，第一級使用 TVS 元件（TVS 二極管），第二級使用 HPF 網絡。

優勢：

它可以提高您的電路板級 ESD 保護，并為您提供通過 IEC 測試的最佳機會。

此外，它還可以減少 ESD 脈沖幅度和 RF 路徑上的殘留電壓。

雙向 TVS 二極管有助于防止正極和負極脈沖影響。

高通濾波器可箝住任何殘留電壓脈沖。

從而為元件引腳提供最佳保護。

接下來：在系統設計中實現 SEED

當移動設備未通過認證測試時，在設計周期后期出現 ESD 問題并不罕見。我們了解到最佳方法就是從一開始（設計整個電路板之前）就進行 ESD 保護和 RF 設計規劃，因為這樣可以減少波動、設計困擾和認證問題。

現在，您已經清楚解決 ESD 問題的背景信息和工具。接下來的博客將詳細探討 SEED 方法，以及如何將其整合至您的系統級設計中。

審核編輯黃昊宇