国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

驅(qū)動(dòng)高壓鎖相環(huán)頻率合成器電路的VCO

星星科技指導(dǎo)員 ? 來源:ADI ? 作者:Thomas Brand ? 2022-12-20 14:22 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

鎖相環(huán)(PLL)電路是一種反饋系統(tǒng),它結(jié)合了壓控振蕩器(VCO)和鑒相器,使振蕩器信號(hào)以正確的頻率和相位跟蹤施加的頻率或相位調(diào)制信號(hào)。當(dāng)需要從固定的低頻信號(hào)產(chǎn)生穩(wěn)定、更高的輸出頻率或需要快速頻率變化時(shí),可以使用PLL。典型用例是高頻、電信和測(cè)量技術(shù),用于實(shí)現(xiàn)濾波器、調(diào)制和解調(diào)以及頻率合成。

圖1所示為基于PLL的頻率合成器的框圖。VCO 生成輸出信號(hào)。PLL將其保持在設(shè)定點(diǎn)頻率,并鎖定至參考頻率。參考頻率通常由非常精確的石英振蕩器提供。在鑒相器前面的鎖相環(huán)電路的反饋路徑中設(shè)置了一個(gè)分頻器,以通過可調(diào)系數(shù)降低VCO頻率。

pYYBAGOhVKCAc8XKAABqkak_ngA840.jpg?h=270&hash=FAF280022C71201396D35D7F1C8B0D34&imgver=1

圖1.鎖相環(huán)框圖。

VCO包含一個(gè)可調(diào)調(diào)諧元件,例如變?nèi)?a target="_blank">二極管,其電容隨輸入電壓而變化。因此,PLL電路是VCO的一種反饋控制系統(tǒng)。VCO所需的輸入或控制電壓通常高于PLL電路可用的電源電壓。電源電壓通常為3.3 V或5 V,而VCO可能需要超過20 V的電壓,具體取決于所需頻率。為了產(chǎn)生更寬的頻率范圍,可以使用具有更寬調(diào)諧范圍的VCO。支持千兆赫茲范圍內(nèi)VCO的簡(jiǎn)化電路示例如圖2所示。

pYYBAGOhVKOAP7LGAAF15rM1f9g666.jpg?h=270&hash=D1D6A5468A29914D1B7FA7E6DE4BB19E&imgver=1

圖2.ADF4150HV高壓電荷泵電源的簡(jiǎn)化電路。

作為VCO,可以使用Synergy微波公司的DCYS100200-12。它允許在 28 V (V調(diào)整),如圖 3 中的圖形所示。

poYBAGOhVKWALpbNAAEuFc55CYQ066.jpg?h=270&hash=DEAD4AA2E76767FD0314BD507B1F67A8&imgver=1

圖3.DCYS100200-12 的控制電壓與頻率的關(guān)系。

產(chǎn)生高控制電壓有幾種可能性。一種是使用有源環(huán)路濾波器,它主要由一個(gè)高速放大器和一個(gè)低通濾波器組成,該濾波器對(duì)鑒相器(CP外) 變成干凈的直流電壓。作為替代方案,可以使用集成電荷泵的PLL頻率合成器,例如ADI公司(ADI)的ADF4150HV,它不需要額外的有源環(huán)路濾波器。雖然這兩種解決方案都需要高壓電源,但ADF4150HV可以減少元件數(shù)量。還可以避免有源濾波放大器引起的失真和相位噪聲。此外,ADF4150HV還允許實(shí)現(xiàn)小數(shù)N分頻或整數(shù)N分頻鎖相環(huán)頻率合成器。因此,VCO頻率可以分頻1、2、4、8或16,以便輸出頻率可以低至最低31.25 MHz。

ADF4150HV集成電荷泵所需的高電壓可通過DC-DC升壓轉(zhuǎn)換器ADP1613產(chǎn)生,而不會(huì)影響PLL性能。ADP1613是一款集成功率晶體管的高效開關(guān)穩(wěn)壓器,可輕松實(shí)現(xiàn)高達(dá)20 V的輸出電壓。 通過使用額外的外部元件,特別是通過外部功率晶體管,也可以獲得更高的輸出電壓。ADP1613的開關(guān)頻率可在650 kHz至1.3 MHz范圍內(nèi)調(diào)節(jié)。這導(dǎo)致更好的瞬態(tài)響應(yīng)和簡(jiǎn)單的噪聲過濾。通常,建議選擇大于1 MHz的開關(guān)頻率,以便PLL環(huán)路濾波器降低開關(guān)噪聲。

采用ADF4150HV的鎖相環(huán)頻率合成器電路采用集成RF分頻器,提供超寬帶PLL功能。它可實(shí)現(xiàn) 62.5 MHz 至 2 GHz 的頻率覆蓋范圍。使用相同的PLL硬件設(shè)計(jì),可以為系統(tǒng)中的多種不同硬件平臺(tái)生成不同的頻率。但是,如果各種VCO類型需要設(shè)計(jì),則在設(shè)計(jì)中加入相應(yīng)的環(huán)路濾波器是有意義的。通過這種方式,可以確保鎖相環(huán)可靠地運(yùn)行。對(duì)于相對(duì)較寬的輸出頻率調(diào)節(jié)范圍以及相關(guān)的較高輸出功率,ADF4150HV的每個(gè)RF輸出也需要一個(gè)小濾波器結(jié)構(gòu)。27 nH電感與50 Ω電阻并聯(lián),可為高達(dá)3 GHz的頻率提供良好的調(diào)節(jié)。電阻器提供定義的輸出阻抗。較低的電感將導(dǎo)致頻帶擴(kuò)展到較低的范圍。

如今,在一個(gè)外殼中也可以提供用于更大頻率范圍(即PLL、濾波器和VCO)的集成解決方案,但由于不同組件之間的距離很近,這可能會(huì)導(dǎo)致不希望的耦合。分立式設(shè)計(jì)和由此產(chǎn)生的物理分離將這種風(fēng)險(xiǎn)降至最低。

PLL頻率合成器仿真工具ADIsimPLL?還為HF功能模塊和建模HF信號(hào)鏈的開發(fā)提供了有用的支持。它允許設(shè)計(jì)人員相對(duì)輕松地仿真可能影響PLL性能的所有重要非線性效應(yīng);例如,頻率合成過程中不需要的雜散(雜散頻率)。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 濾波器
    +關(guān)注

    關(guān)注

    162

    文章

    8411

    瀏覽量

    185692
  • 振蕩器
    +關(guān)注

    關(guān)注

    28

    文章

    4172

    瀏覽量

    142880
  • pll
    pll
    +關(guān)注

    關(guān)注

    6

    文章

    981

    瀏覽量

    138167
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    ADI:驅(qū)動(dòng)高壓鎖相環(huán)頻率合成器電路VCO

    VCO包含可調(diào)的調(diào)諧元件,例如電容隨輸入電壓改變的變?nèi)荻O管。因此,PLL電路可以算一種VCO反饋控制系統(tǒng)。VCO所需的輸入或控制電壓通常高于提供給PLL
    發(fā)表于 09-16 11:50 ?1700次閱讀
    ADI:<b class='flag-5'>驅(qū)動(dòng)</b><b class='flag-5'>高壓</b><b class='flag-5'>鎖相環(huán)</b><b class='flag-5'>頻率</b><b class='flag-5'>合成器</b><b class='flag-5'>電路</b>的<b class='flag-5'>VCO</b>

    環(huán)鎖相頻率合成器的設(shè)計(jì)

    本文設(shè)計(jì)了一種多環(huán)鎖相頻率合成器。多環(huán)鎖相環(huán)路有直接數(shù)字頻率
    發(fā)表于 05-13 09:09

    基于鎖相環(huán)芯片ADF4106的工作特性設(shè)計(jì)頻率合成器

    (DS)、鎖相環(huán)頻率合成技術(shù)(PLL)、直接數(shù)字頻率合成技術(shù)(DDS)、混合頻率
    發(fā)表于 09-06 14:32

    一種基于ADF4106的鎖相環(huán)頻率合成器應(yīng)用實(shí)例介紹

    介紹了鎖相環(huán)路的基本原理,分析了集成鎖相環(huán)芯片ADF4106的工作特性,給出了集成鎖相環(huán)芯片ADF4106的一個(gè)應(yīng)用實(shí)例,為高頻頻率合成器
    發(fā)表于 07-04 07:01

    驅(qū)動(dòng)高壓鎖相環(huán)頻率合成器電路VCO介紹

    驅(qū)動(dòng)高壓鎖相環(huán)頻率合成器電路VCO
    發(fā)表于 01-11 06:02

    如何采用CD4046實(shí)現(xiàn)鎖相環(huán)頻率合成器的設(shè)計(jì)?

    鎖相環(huán)頻率合成器是什么原理?基于CD4046的鎖相環(huán)頻率合成器的設(shè)計(jì)
    發(fā)表于 04-12 06:28

    鎖相環(huán)頻率合成器是什么原理?

    頻率合成器的主要性能指標(biāo)鎖相環(huán)頻率合成器原理鎖相環(huán)頻率
    發(fā)表于 04-22 06:27

    基于ADF4106的鎖相環(huán)頻率合成器

    介紹了鎖相環(huán)路的基本原理,分析了集成鎖相環(huán)芯片ADF4106的工作特性,給出了集成鎖相環(huán)芯片ADF4106的一個(gè)應(yīng)用實(shí)例,為高頻頻率合成器
    發(fā)表于 05-05 19:57 ?3076次閱讀
    基于ADF4106的<b class='flag-5'>鎖相環(huán)</b><b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>

    環(huán)鎖相頻率合成器,單環(huán)鎖相頻率合成器是什么意思

    環(huán)鎖相頻率合成器,單環(huán)鎖相頻率
    發(fā)表于 03-23 11:36 ?1301次閱讀

    集成鎖相環(huán)頻率合成器,什么是集成鎖相環(huán)頻率合成器

    集成鎖相環(huán)頻率合成器,什么是集成鎖相環(huán)頻率合成器 頻率
    發(fā)表于 03-23 11:45 ?1004次閱讀

    鎖相環(huán)頻率合成器和分立式頻率合成器的詳細(xì)對(duì)比

    幾乎每個(gè)RF和微波系統(tǒng)都需要頻率合成器頻率合成器產(chǎn)生本振信號(hào)以驅(qū)動(dòng)混頻器、調(diào)制器、解調(diào)器及其他許多RF和。
    發(fā)表于 10-15 10:43 ?8次下載
    <b class='flag-5'>鎖相環(huán)</b><b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>和分立式<b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>的詳細(xì)對(duì)比

    驅(qū)動(dòng)高壓鎖相環(huán)頻率合成器電路VCO

    鎖相環(huán)(PLL)電路是由壓控振蕩器(VCO)和鑒相器組成的反饋系統(tǒng),振蕩器信號(hào)跟蹤施加的頻率或相位調(diào)制信號(hào)是否具有正確的頻率和相位。需要從固
    的頭像 發(fā)表于 12-24 15:02 ?1411次閱讀

    鎖相環(huán)頻率合成器的優(yōu)缺點(diǎn)

    鎖相環(huán)頻率合成器的優(yōu)缺點(diǎn)? 鎖相環(huán)頻率合成器,又稱為PLL(Phase Locked Loop)
    的頭像 發(fā)表于 09-02 14:59 ?3931次閱讀

    基于ADF4111的鎖相環(huán)頻率合成器設(shè)計(jì)

    電子發(fā)燒友網(wǎng)站提供《基于ADF4111的鎖相環(huán)頻率合成器設(shè)計(jì).pdf》資料免費(fèi)下載
    發(fā)表于 10-20 14:45 ?4次下載
    基于ADF4111的<b class='flag-5'>鎖相環(huán)</b><b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>設(shè)計(jì)

    鎖相環(huán)頻率合成器的特點(diǎn)和應(yīng)用

    鎖相環(huán)頻率合成器(Phase-Locked Loop Frequency Synthesizer, PLLFS)是一種利用鎖相環(huán)(Phase-Locked Loop, PLL)技術(shù)實(shí)現(xiàn)
    的頭像 發(fā)表于 08-05 15:01 ?2624次閱讀