類腦計算芯片結合微電子技術和新型神經形態器件，模仿人腦神經系統計算原理進行設計，旨在突破“馮·諾依曼瓶頸”，實現類似人腦的超低功耗和并行信息處理能力。

在今日舉辦的創新智能芯片，共筑未來航天學術會議當中，北京大學集成電路學院教授王源做了題為《類腦芯片與應用技術》的報告。王源教授主要介紹了類腦計算概述、類腦計算關鍵技術、類腦計算芯片與應用、趨勢與展望。

類腦計算概述

類腦計算（Brain-inspired Computing）又被稱為神經形態計算（Neuromorphic Computing）。是借鑒生物神經系統信息處理模式和結構的計算理論、體系結構、芯片設計以及應用模型與算法的總稱。王源教授表示人工神經網絡（ANN）是對神經網絡連接性的模擬而脈沖神經網絡（SNN）是對生物神經系統的仿生模擬，并展示了ANN與SNN的區別。

ANN的原理為計算機科學、數學；編碼方式為電平高低；神經元是非線性激活函數；學習規劃通過BP等全局學習算法；應用場景主要是圖像分類、語音識別、自然語言處理等。

SNN的原理為神經科學原理；編碼方式為脈沖時間或頻率；神經元包含內在動力學；學習規則主要是生物啟發學習算法；應用場景主要是物體追蹤等低延時應用，超低功耗應用以及類腦智能。

類腦計算關鍵技術

神經元：對從樹突接收到的時空信息進行整合，并在超過特定閾值時發放新的脈沖，通過軸突傳遞到其他神經元。準確但復雜度高的神經元模型：HH模型；較為簡化神經元模型：累積釋放（I&F）模型。

突觸：突觸是不同神經元之間的連接，支撐記憶、學習功能；記憶以突觸連接強度的形式存儲在神經網絡中。突觸連接強度能夠變化，體現為不同類型的可塑性包括短時程、長時程可塑性等，從而實現神經網絡的學習功能。

神經網絡：由神經元與突觸組成的高度互連網絡，包含約1011神經元，1015突觸。信息以脈沖形式（二值型）在生物神經網絡中傳遞，并以局域模擬的形式進行處理；支撐人腦復雜的感知、認知等功能。

發射率編碼：信息編碼在發射率r=N/T中，即在一定時間T內發放了N個脈沖。

時間編碼：信息編碼在發放脈沖的具體時間或時間間隔中。

群編碼：信息編碼在某一組神經元的行為模式中。

關鍵技術：片上網絡、片上網絡拓撲、片上網絡路由

片上網絡的四個基本組成部分：

路由節點：執行通訊任務的節點，其核心是交換開關，包括仲裁器、縱橫交換電路、輸入緩沖器等。

資源節點：執行計算任務的 IP 核，可以是同質的處理核，也可以是異質的處理器核、存儲器核、數字信號處理核等。

網絡接口：指路由節點與資源節點之間的接口，配置了網絡接口才能通過NOC與其他資源節點通訊。

通道：指路由節點與資源節點之間、路由節點與路由節點之間的連線，通道具有一定的方向性。

按照路由節點的連接方式，NoC拓撲結構可分類如下：

一維結構：鏈式（Chain)、環形（Ring）等。

二維結構：網格 (Mesh)、環面 (Torus) 、多邊形、蜘蛛網形 (Spidergon) 、星形（Star）等。

高維及層次化結構：3D網格、3D環面、樹形 (Tree)、蝶形 (Butterfly) 等。

路由設計的功能考量多種不利現象：

死鎖：數據包等待前級清空，前級又在等待更前級，依賴關系形成閉環，數據包無法路由。

活鎖：數據包持續進行路由，但就是無法到達目標地址。只出現在自適應的非最短路徑中。

饑餓：多個方向的數據包競爭輸入，優先級固定只處理一個方向，其他方向被完全堵死。

解決活鎖：僅使用最短路徑路由方案，限制錯誤路由操作數量。

解決饑餓：采用需求跟蹤的循環優先級，為低優先級適當保留帶寬。

解決死鎖：一般有死鎖預防、死鎖恢復和死鎖避免方案。

關鍵技術：SNN學習算法

脈沖神經網絡學習算法分類：

ANN轉SNN離線學習：任何在ANN中能實現學習的算法，只要求能轉換到SNN。

無監督在線學習：主要包含Hebb、STDP、BCM等與突觸可塑性相關的仿生學習算法。

監督在線學習：依賴于梯度下降、突觸可塑性、脈沖卷積序列、時空反向傳播的淺層/深層學習算法。

其他在線學習：基于SNN的強化學習、半監督學習、液體狀態機學習、深度信念網絡學習等。

其中，無監督在線學習的實現方式包括：

突觸可塑性：無監督學習的理論基礎，生物可信，表征為突觸連接強度增強或抑制。

長時程增強 (LTP):NMDA受體強烈興奮，Ca2+大量內流，形成新的AMPA受體。（海馬體）

長時程抑制（LTD):NMDA受體活動處于低水平，Ca2+流量低下，AMPA受體消亡。（紋狀體）

STDP學習規則：對Hebb學習在突觸前后脈沖時間依賴可塑性上的拓展。

類腦計算芯片與應用

IBM TrueNorth芯片

規格指標：4096核眾核架構（64x64)，每核256神經元、64K突觸（256x256)。

NoC拓撲：片內及片間擴展均為2D Mesh結構，片間傳輸速度顯著慢于片內。

路由算法：片內外均為X-Y維序路由，片內采用異步雙軌四相、片間采用異步單軌兩相協議。

近存計算：非馮·諾依曼架構，存儲與計算單元鄰近分布在各處理核，高度并行，事件驅動。路由節點：需要處理東/西/南/北/本地五個方向的數據出入，首先處理東西向，再處理南北向。路由節點內置FIFO緩存緩解擁堵饑餓，最短路徑算法避免活鎖，支持一對一發射（同時避免死鎖）

Intel Loihi芯片

規格指標：128核眾核架構 (16x8)，每核含1K神經元，1M突觸，此外有3（6）個x86嵌入式處理核心。

NoC拓撲：四個核與一個路由節點構成四叉樹，路由節點之間構成2D Mesh結構，片間也是2D Mesh。

路由算法：片內及片間X-Y維序算法，純異步路由握手設計。

框架本身僅支持一對一發射，但可在源神經元處，通過復制多個一對一實現一對多發射。

Loihi芯片每個核都包含一個基于微碼操作的學習引擎，可以編程在線學習算法。

神經元模型：采用基于電流的LIF模型。

片上學習：學習引擎針對過濾的脈沖軌跡進行操作，根據歷史脈沖活動情況，隨著時間的推移改變突觸狀態變量。為適配包括STDP在內的高級學習規則，Loihi定義了多種微碼操作來滿足不同算法需求。

清華大學：Tianjic芯片

規格指標：156核眾核架構 (12x13)，每核256神經元、64K突觸 (256x256)。

NoC拓撲：片內及片間擴展均為2D Mesh結構，片間采用LVDS協議進行高速傳輸 (1.05Gb/s)。

路由算法：片內外均為X-Y維序路由，片內采用異步握手協議。

可使用額外的廣播神經元和復制神經元來實現一對多發射，也可在核內執行多播判斷

北京大學：PAICore芯片

規格指標：64核眾核架構 (8x8)，每核1K神經元、1M突觸 (1024x1024)。

NoC拓撲：片內及片間擴展均為2D Mesh結構，片間采用8:1Merge/Split合并或分流8個核心的數據。

路由算法：片內外均為Y-X維序路由，采用基于異步FIFO的異步握手協議。

路由地址采用絕對地址表示，比對目標地址與當前核地址是否一致。

智能芯片的發展趨勢

人腦的優勢：

超低功耗

在處理同樣復雜任務時，沒有任何人工系統能夠媲美人腦的高能效性。

學習能力

沒有任何自然/人工系統能夠像人腦一樣，具有對新環境的自適應能力、對新信息與新技能的自動獲取能力。

存算融合

神經元實現信息整合，突觸完成存儲和學習，每個神經元通過上萬突觸與其他神經元互聯，高度并行、存算一體。

高魯棒性

沒有任何系統能夠像人腦一樣，在復雜環境下有效決策并穩定工作、能夠在多處損傷情況下依然具有很好魯棒性。

智能芯片的未來發展：

計算驅動：算力和能效的持續提升推進軍事智能應用。

ANN深度學習處理器：高性能計算稠密性數據、高算力。

SNN類腦計算芯片：事件驅動型稀疏性數據、低功耗。

生物啟發：持續提升規模、復雜度探索通用智能實現方法。

審核編輯：郭婷