国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何用AI來寫Verilog代碼?

傅里葉的貓 ? 來源:傅里葉的貓 ? 作者:傅里葉的貓 ? 2022-12-09 09:45 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

最近ChatGPT大火,成功破圈,到底是什么?怎么使用?

簡單說,它是一個模型,一個語言模型!

它是以對話方式與人進行交互的AI語言模型!

但它能做的事情太多了,可以用它來寫一封請假郵件:

ca08b8de-7761-11ed-8abf-dac502259ad0.pngimage-20221208210153673

還有人用它來學(xué)英語、向它提各種問題,甚至可以用它來寫程序,很多軟件工程師都嘗試過用它來寫PythonJava編程語言,這里我們就不再嘗試了。

作為FPGA工程師,我們肯定想讓它幫我們寫Verilog!看看效果怎么樣?

ca214c5a-7761-11ed-8abf-dac502259ad0.pngimage-20221208210533770

在代碼后面甚至還有解釋:

ca3e4c42-7761-11ed-8abf-dac502259ad0.pngimage-20221208210631379

完整代碼如下:

//UARTReceiverModule
moduleuart_rx(
inputclk,
inputrx,
outputregrx_done,
outputreg[7:0]rx_data
);

//FSMstates
localparam[1:0]
IDLE=2'b00,
START=2'b01,
DATA=2'b10,
STOP=2'b11;

reg[1:0]state,next_state;
reg[3:0]bit_count;
reg[7:0]rx_shift_reg;

//Initializeoutputs
always@*begin
rx_done=0;
rx_data=0;
end

//Statetransitionlogic
always@(posedgeclk)begin
state<=?next_state;
end

//Statetransitionfunction
always@*begin
case(state)
IDLE:begin
if(rx)next_state=START;
elsenext_state=IDLE;
end
START:begin
if(rx)next_state=DATA;
elsenext_state=IDLE;
end
DATA:begin
if(bit_count==0)next_state=STOP;
elseif(rx)next_state=DATA;
elsenext_state=IDLE;
end
STOP:begin
if(rx)next_state=IDLE;
elsenext_state=STOP;
end
endcase
end

//Outputlogic
always@*begin
case(state)
IDLE:begin
bit_count=4;
rx_shift_reg=0;
end
START:begin
bit_count=3;
end
DATA:begin
bit_count=bit_count-1;
rx_shift_reg={rx_shift_reg[6:0],rx};
end
STOP:begin
rx_done=1;
rx_data=rx_shift_reg;
end
endcase
end

endmodule

雖然沒有驗證這個功能是否正確,但這個代碼的邏輯看起來應(yīng)該是沒有錯的。

于是又嘗試讓它寫一個信號處理方向的:FIR抽取濾波器

ca5a0af4-7761-11ed-8abf-dac502259ad0.png

再寫個稍微復(fù)雜一點但仍然是標準的協(xié)議:apb轉(zhuǎn)axi-lite的bridge。

ca7b0cd6-7761-11ed-8abf-dac502259ad0.png

完整代碼很長,我也并沒有驗過,但大概看下來,功能基本都有。

對于過于復(fù)雜的,就無能為力了,比如:以太網(wǎng)協(xié)議棧。

但有個更有意思的現(xiàn)象,當我第一次讓它寫以太網(wǎng)協(xié)議棧時,它提示太難了,寫不出來。

把對話復(fù)位后,再讓它寫,它就會寫一個大概的module,里面只有些接口,后面又復(fù)位對話后再重新讓它寫了,寫出來的程序就更多了。

說明它的學(xué)習(xí)能力一直在增長。

可能現(xiàn)在它的功能還并不是很完善,但作為工程師,看到這么強大的功能,不禁有些感慨,我們的核心競爭力是什么?如果真的有一天,AI可以幫我們寫代碼了,我們該去做什么?

(抖個機靈:是不是到時候只需要驗證工程師了?)

最后補充一點,這個網(wǎng)站的注冊是需要一個國外的手機號,可能很多人弄不到,所以,如果你有什么有趣的功能想嘗試,可以跟我聯(lián)系,我來幫你試。


審核編輯 :李倩


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Verilog
    +關(guān)注

    關(guān)注

    30

    文章

    1374

    瀏覽量

    114523
  • AI
    AI
    +關(guān)注

    關(guān)注

    91

    文章

    39774

    瀏覽量

    301372
  • 語言模型
    +關(guān)注

    關(guān)注

    0

    文章

    571

    瀏覽量

    11310

原文標題:如何用AI來寫Verilog代碼?

文章出處:【微信號:傅里葉的貓,微信公眾號:傅里葉的貓】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    Transformer 入門:從零理解 AI 大模型的核心原理

    : 身高:175cm 體重:70kg 年齡:25歲 我們可以把這些數(shù)字排成一排:[175, 70, 25],這就是一個向量! arduino 體驗AI代碼助手 代碼解讀 復(fù)制代碼
    發(fā)表于 02-10 16:33

    使用NORDIC AI的好處

    Nordic 的 Edge AI 主要有以下幾個好處(基于官方資料總結(jié)): 極低功耗、延長電池壽命 在本地運行 AI,減少無線傳輸次數(shù),而無線收發(fā)是最耗電的部分。設(shè)備只需上傳“結(jié)果/事件”,而不是
    發(fā)表于 01-31 23:16

    是德科技VPS如何用高精度仿真和AI工具重塑安全氣囊開發(fā)流程

    精度,更加速創(chuàng)新,幫助制造商在智能化浪潮中搶占先機。本文將帶你深入了解,是德科技VPS如何用高精度仿真和AI工具,重塑安全氣囊開發(fā)流程。
    的頭像 發(fā)表于 11-17 10:52 ?573次閱讀
    是德科技VPS如<b class='flag-5'>何用</b>高精度仿真和<b class='flag-5'>AI</b>工具重塑安全氣囊開發(fā)流程

    TI DMD代碼

    最近要開發(fā)DLPLCRC410EVM,想問問大家有沒示例HDL代碼,最好是verilog代碼,從翻網(wǎng)頁也發(fā)現(xiàn)實際上是有的,但是不知道為啥官網(wǎng)沒有下載代碼的地方,求求
    發(fā)表于 09-29 17:40

    【「AI芯片:科技探索與AGI愿景」閱讀體驗】+AI的科學(xué)應(yīng)用

    AI被賦予了人的智能,科學(xué)家們希望在沒有人類的引導(dǎo)下,AI自主的提出科學(xué)假設(shè),諾貝爾獎級別的假設(shè)哦。 AI驅(qū)動科學(xué)被認為是科學(xué)發(fā)現(xiàn)的第五個范式了,與實驗科學(xué)、理論科學(xué)、計算科學(xué)、數(shù)據(jù)驅(qū)動科學(xué)一起構(gòu)成
    發(fā)表于 09-17 11:45

    【「AI芯片:科技探索與AGI愿景」閱讀體驗】+AI芯片的需求和挑戰(zhàn)

    AI的應(yīng)用多種多樣。比如:DALL-E2、Midjourney、Stable Diffusion等,不僅包括對話功能,還包括生成圖像、視頻、語音和程序代碼等功能。 竟然連代碼都可以生成,會取代程序員
    發(fā)表于 09-12 16:07

    代碼如何重塑硬件設(shè)計,AI如何加速創(chuàng)新?

    “ ?TS Circuit 創(chuàng)始人 Sebe 與 Atopile 創(chuàng)始人 Matt 之間非常有意思的一段對話,討論了代碼如何重塑硬件設(shè)計及 AI 如何加速創(chuàng)新。非常值得完整的聽一遍,用中文重塑了對話
    的頭像 發(fā)表于 09-06 11:19 ?733次閱讀

    AI的未來,屬于那些既能寫代碼,又能焊電路的“雙棲人才”

    AI的未來,屬于那些既能寫代碼,又能焊電路的“雙棲人才”——來自WAIC 2025的一線觀察2025年7月,上海世博中心,**第七屆世界人工智能大會(WAIC 2025)**上,我們看到一個格外清晰
    發(fā)表于 07-30 16:15

    HarmonyOS AI輔助編程工具(CodeGenie)代碼智能解讀

    本功能從DevEco CodeGenie 5.1.0 Beta版本開始支持。 CodeGenie提供智能AI能力對框選的代碼片段進行逐條解釋,總結(jié)代碼段含義,幫助開發(fā)者提升閱讀代碼的速
    發(fā)表于 07-17 17:02

    HarmonyOS AI輔助編程工具(CodeGenie)代碼續(xù)寫

    利用AI大模型分析并理解開發(fā)者在代碼編輯區(qū)的上下文信息或自然語言描述信息,智能生成符合上下文的ArkTS或C++代碼片段。 一、使用約束 建議在編輯區(qū)內(nèi)已有較豐富上下文,能夠使模型對編程場景有一定
    發(fā)表于 07-15 16:15

    AlphaEvolve有望革新AI玩具芯片設(shè)計,算法進化驅(qū)動能效與成本雙突破

    的完整程序生成,解決傳統(tǒng)依賴專家經(jīng)驗的算法設(shè)計難題。 ? 而這款產(chǎn)品的發(fā)布,或許會對AI玩具芯片設(shè)計將產(chǎn)生多維度革新性幫助。例如在芯片架構(gòu)上的自動化優(yōu)化,AlphaEvolve已成功優(yōu)化谷歌TPU芯片的Verilog代碼,通過刪
    的頭像 發(fā)表于 06-18 00:09 ?3765次閱讀

    何用 C# 代碼對 FX3/CX3 的 EEPROM 進行編程?

    /CyUSB-NET-manual/td-p/105011),我如何用 C# 代碼對 FX3/CX3 的 EEPROM 進行編程? 我應(yīng)該使用這個功能嗎? \"4.9.1
    發(fā)表于 05-26 07:21

    何用FastMCP快速開發(fā)自己的MCP Server?

    作者:算力魔方創(chuàng)始人/英特爾創(chuàng)新大使劉力很多讀者反饋:通過 《用MCP將百度地圖能力輕松接入DeepSeek》 和 《如何用DeepSeek+MCP實現(xiàn)AutoGLM沉思的能力?》 的實戰(zhàn),真真切切
    的頭像 發(fā)表于 05-07 16:07 ?2812次閱讀
    如<b class='flag-5'>何用</b>FastMCP快速開發(fā)自己的MCP Server?

    【「零基礎(chǔ)開發(fā)AI Agent」閱讀體驗】+ 入門篇學(xué)習(xí)

    10.AI Agent開發(fā)模式走向了零代碼可視化模式(需要我們程序員對此有著觀念上的轉(zhuǎn)變),但是掌握編程技術(shù),有助于AI Agent的開發(fā)進階
    發(fā)表于 05-02 09:26

    FPGA Verilog HDL語法之編譯預(yù)處理

    Verilog HDL語言和C語言一樣也提供了編譯預(yù)處理的功能。“編譯預(yù)處理”是Verilog HDL編譯系統(tǒng)的一個組成部分。Verilog HDL語言允許在程序中使用幾種特殊的命令(它們不是一般
    的頭像 發(fā)表于 03-27 13:30 ?1435次閱讀
    FPGA <b class='flag-5'>Verilog</b> HDL語法之編譯預(yù)處理