對于內部帶狀線層（圖1），通過由平面之間的信號走線引導的多層PCB介質材料進行電磁（EM）能量傳播，但它在外部微帶層上的行為略有不同。微帶層通常在一側有完整接地平面，且允許輻射從無邊無際的表面進入空氣中。經過深思熟慮的布線策略可以避免高達10 dB的基板輻射。在平面之間嵌入信號可以降低對輻射的敏感性，并可提供靜電放電保護。因此，不僅可以防止噪聲輻射，還可以降低受到外部信號源影響的可能性。

圖1:微帶電磁場(頂部)和帶狀線電磁場(底部)

Hewlett-Packard進行的研究發現，與位于外層PCB中心的走線相比，位于PCB邊緣走線的輻射要高20 dB。

然而，對埋嵌走線進行的相同測試表明，走線靠近PCB邊緣時，輻射沒有變化。這意味著在外部微帶層布線時，最好遠離PCB邊緣。阻抗隨著走線下方參考面面積的減小而變化。

在多層PCB上，為了減少輻射，關鍵信號應該布線在與實心參考面相鄰的帶狀線層上。信號走線和返回平面之間的間距應盡可能小，以增加耦合并減少回路面積。

圖2：微帶線和帶狀線的相對信號傳播（在iCD Design Integrity中模擬）

要牢記3個約束條件：

保持波形的信號與空號脈沖之比相等，因為這樣可以消除所有偶數諧波。

在平面之間布線高速信號，在靠近下降到內層的驅動端（200mil）扇出，然后用短扇出再次布線回到負載端。

對返回信號使用相同的參考面（如果可能，使用GND），這樣可減少回路面積，從而減少輻射。

微帶線周圍的電場一部分存在于介質材料中，一部分存在于周圍空氣中。由于空氣的介電常數（Dk）為1，與帶狀線相比，它將加快信號傳播速度。即使調整每層上的走線寬度，以便阻抗相同，微帶線的傳播速度總是會比帶狀線快13%~17%。數字信號的傳播速度與走線幾何形狀及阻抗無關。

如果了解這個問題，為了補償變化的走線延遲，就可以匹配飛行時間（如圖2所示），以便在標稱溫度下，微帶或帶狀線上運行的所有信號可同時到達接收端。或者，目前許多布線器都有匹配延遲布線功能，使設計師能夠考慮微帶線和帶狀線結構之間的飛行時間變化。注意，匹配延遲與不考慮飛行時間的匹配長度布線有很大不同。

例如，對于DDR3/4 Fly-by拓撲結構，最好在兩個對稱的成對層上布線所有關鍵走線。在本文的案例中，成對層是第1層和第12層、第4層和第9層，再加上第6層和第7層。第4層和第9層是最好的成對層，因為它們嵌入并靠近12層PCB的平面對和有源器件。從微帶層到這些層（未顯示）有200 mil扇出。這兩層具有相同的延遲319.50 ps，并且在平面之間嵌入的堆疊對稱。

圖3顯示了數據通道（0—3）的布線方向與相關的差分選通信號相結合以及與差分時鐘相結合的地址、控制和命令（address, control and command，簡稱ACC）信號。不需要擔心層引起的飛行時間偏差，因為第4層和第9層是相同的。

圖3:DDR3 Fly-by拓撲結構的布線策略

圖4顯示了外層和內層之間的相對輻射。在該案例中，在第4層內層布線的走線比在頂層布線的走線噪聲低4~10 dB。注意，頂層布線上存在40 dB以上的輻射諧波。此外，高頻元件更容易輻射，因為它們的波長較短，與用作天線的走線長度相當。因此，盡管諧波頻率分量的振幅減小，但隨著頻率的增加，輻射頻率會隨著走線特性而變化。

圖4：頂部微帶層與內部帶狀線層布線信號的輻射對比

因此，除了較短的200 mil微帶扇出外，這種設計的發射遠低于FCC/CISPR B級限制（較低的紅線）。然而，如果在外層布線，在6.76 GHz時輻射將為49.73 dB，在7.8 GHz時為52.10dB，可能無法通過測試。如果在開始布局之前規劃布線策略和堆疊設計，那么電磁兼容性設計只需要很少的額外工作。

要點

在平面之間嵌入信號可減少這些發射和輻射敏感性，并可提供靜電放電保護。

在外部微帶層布線時，最好遠離PCB邊緣。

在多層PCB上，關鍵信號應在與實心參考面相鄰的帶狀線層上布線，以減少輻射。

微帶線的傳播速度總是比帶狀線的傳播速度快13%~17%。

目前，許多布線器都有匹配延遲的布線功能，使設計師能夠考慮到飛行時間的變化。

在第4層內層上布線的走線比在頂層布線的走線噪聲小4~10 dB。

審核編輯 ：李倩