DDR5系統管理引入了一種全新的邊帶總線，其正式名稱為JESD403-1 JEDEC模塊邊帶總線。DDR5標準的開發正由JEDEC和MIPI聯盟合作進行。

在引入這種全新應用的情況下，該應用所用到的SPD集線器、PMIC和微控制器需要在確保協議合規性的基礎上實現高度集成。因此，瑞薩開發了一種結合瑞薩SPD5集線器SPD5118、瑞薩PMIC、溫度傳感器和新款瑞薩RA RA2E2組的解決方案，以實現符合JEDEC JESD403和MIPI I3C Basic^SM要求的邊帶總線操作。另一方面，這些關鍵的瑞薩設備已通過MIPI I3C Basic^SM的全面認證，并且該系統還能夠向后兼容舊版JEDEC I²C實施。

瑞薩DDR5解決方案附帶原型套件，可配合上述的總線和電源布局架構使用，并在RA I3C總線的前端采用了電平移動電路，以滿足JESD403-1的特定總線電壓要求。客戶可以通過他們的SDRAM模塊充分利用此集成套件，從而加速產品發布計劃。

邊帶總線采用特定的結構化尋址方案（如下文簡述）來識別DIMM以及DIMM上的設備。因此，I3C基礎的ENTDAA和基于PID的地址計算方案并不需要強制執行。基于此情況，SPD集線器通過兩個模式處理地址計算和HID分配，而DIMM上能夠以I3C基礎模式運行的設備應為JEDEC SETHID CCC和SETAASA CCC提供支持。

下圖對上述兩種模式的操作說明進行了匯總。

RA2E2組包含全面通過MIPI I3C Basic^SM認證的I3C接口，可向后兼容舊版JEDEC I²C實施，設計師能夠簡化硬件設計，同時輕松而順暢地實現從舊版I²C平臺到I3C平臺的轉移。

RA2E2組在尺寸僅為4.00mm×4.00mm的24引腳HW四方扁平無引腳（HWQFN）封裝中提供6通道的通用PWM定時器。借助硬件支持，可以通過最大化可控ARGB LED陣列的數量來拓展照明效果的選項。

作為MIPI聯盟的成員和較早采用MIPI I3C Basic SM和JEDEC JESD 403-1的先行者，瑞薩解決方案的邊帶總線運行和協議合規性驗證已通過Prodigy I3C協議分析器和模擬器完成，可支持MIPI I3C Basic V1.0, V1.1規格。此外，瑞薩解決方案能夠向后兼容SM總線，以滿足英特爾目前對LED照明控制的DDR4和DDR5結構要求，而瑞薩的第三方合作商也將提供包括H/W、F/W和S/W在內的全套解決方案，從而改善整體開發環境。