2022年8月22日，數(shù)字實(shí)現(xiàn)EDA先進(jìn)解決方案供應(yīng)商芯行紀(jì)科技有限公司（以下簡(jiǎn)稱“芯行紀(jì)”）宣布推出首款自主研發(fā)的數(shù)字實(shí)現(xiàn)EDA產(chǎn)品——AmazeFP智能布局規(guī)劃工具。

AmazeFP將機(jī)器學(xué)習(xí)技術(shù)與布局規(guī)劃引擎結(jié)合，在兼顧性能、功耗和面積（PPA）的同時(shí)，提供了高度智能的擁塞感知、便捷的數(shù)據(jù)流分析和宏單元自動(dòng)整理對(duì)齊功能，有效解決當(dāng)前數(shù)字芯片在后端設(shè)計(jì)階段布局規(guī)劃節(jié)點(diǎn)面臨的經(jīng)驗(yàn)值需求高、手工耗時(shí)長(zhǎng)、數(shù)據(jù)流結(jié)構(gòu)分析手段單一、設(shè)計(jì)問(wèn)題后期定位收斂性差等難題，助力用戶在后端設(shè)計(jì)初期快速有效地獲取優(yōu)化布局方案，減少迭代次數(shù)，從而節(jié)約大規(guī)模設(shè)計(jì)的研發(fā)成本，提速產(chǎn)品上市時(shí)間。

AmazeFP：高度智能化的布局規(guī)劃工具

芯片設(shè)計(jì)進(jìn)入后端設(shè)計(jì)流程后，依次會(huì)進(jìn)入布局規(guī)劃、標(biāo)準(zhǔn)單元擺放、時(shí)鐘樹(shù)生成、布線、優(yōu)化等階段。伴隨先進(jìn)工藝制程的不斷進(jìn)步，設(shè)計(jì)的規(guī)模日益擴(kuò)大，隨之每一個(gè)設(shè)計(jì)環(huán)節(jié)需要的時(shí)間也愈長(zhǎng)，例如一個(gè)GPU模塊布局規(guī)劃方案可能要經(jīng)歷數(shù)十輪次迭代和花費(fèi)數(shù)周才能初步定型，模塊開(kāi)發(fā)人員在應(yīng)對(duì)優(yōu)化PPA的要求時(shí)也承受著巨大的時(shí)間目標(biāo)壓力，而芯片布局規(guī)劃作為芯片后端設(shè)計(jì)流程中的第一步，起著萬(wàn)丈高樓始于基石的重要作用。表現(xiàn)優(yōu)異的布局規(guī)劃不僅能實(shí)現(xiàn)更好的PPA，也為設(shè)計(jì)流程的后續(xù)步驟提前掃除障礙，加速設(shè)計(jì)收斂，保證項(xiàng)目高質(zhì)量地順利流片。

融合機(jī)器學(xué)習(xí)技術(shù)，擁有智能擁塞感知模型，內(nèi)嵌數(shù)據(jù)流導(dǎo)向引擎，自動(dòng)整理對(duì)齊宏單元等新一代數(shù)字實(shí)現(xiàn)EDA軟件特征，使得AmazeFP在布局規(guī)劃過(guò)程中表現(xiàn)優(yōu)越。

//

AmazeFP采用的機(jī)器學(xué)習(xí)技術(shù)在考慮了時(shí)序、面積、功耗因素的基礎(chǔ)上快速獲取高質(zhì)量的宏單元布局思路，提供初步布局規(guī)劃；

智能擁塞感知模型可以大幅提升擁塞預(yù)測(cè)的精確度，并據(jù)此調(diào)整宏單元位置，確保芯片整體的可繞通性；

內(nèi)置的數(shù)據(jù)流導(dǎo)向引擎，可自動(dòng)規(guī)劃分組宏單元擺放，減少各模塊之間總體布線長(zhǎng)度，加速宏單元關(guān)鍵路徑的時(shí)序收斂；

自動(dòng)整理對(duì)齊功能可以根據(jù)用戶所選的宏單元自動(dòng)生成網(wǎng)格化歸準(zhǔn)窗口，極大節(jié)省用戶手動(dòng)規(guī)整對(duì)齊宏單元的時(shí)間。

AmazeFP實(shí)際使用案例

1

案例一為視頻編解碼設(shè)計(jì)模塊，該設(shè)計(jì)共包含44個(gè)宏單元，工作頻率為1.5GHz。如圖一所示，左圖為工程師經(jīng)過(guò)數(shù)次調(diào)整和迭代之后確定的手動(dòng)擺放的宏單元布局，整體耗時(shí)約為三天，右圖為AmazeFP依據(jù)設(shè)計(jì)數(shù)據(jù)流結(jié)構(gòu)以及布線擁塞感知之后自動(dòng)擺放的宏單元布局，整體運(yùn)行時(shí)間為30分鐘。根據(jù)這兩種布局規(guī)劃，在全部完成布局布線工作后，對(duì)比時(shí)序的結(jié)果，AmazeFP的全局Setup WNS和Setup TNS相較于手動(dòng)布局規(guī)劃分別有4.8%和9.1%的提升，其中Reg2Reg Setup WNS改善54.6%,Reg2Reg Setup TNS改善86.1%。與此同時(shí)，AmazeFP提供的布局方案節(jié)省了5.7%的靜態(tài)功耗。

表一：案例一手動(dòng)布局規(guī)劃與AmazeFP自動(dòng)處理結(jié)果對(duì)比

圖一：視頻編解碼設(shè)計(jì)模塊的宏單元布局對(duì)比

2

案例二為GPGPU設(shè)計(jì)模塊，該設(shè)計(jì)中共包含246個(gè)宏單元，工作頻率為1GHz。如圖二所示，左圖為工程師耗時(shí)5天經(jīng)過(guò)多次迭代調(diào)整之后手動(dòng)擺放的宏單元布局，右圖為AmazeFP 2小時(shí)內(nèi)自動(dòng)擺放的宏單元布局。經(jīng)過(guò)相同設(shè)置的布局布線流程后，時(shí)序結(jié)果分析顯示，AmazeFP的全局Setup WNS和Setup TNS分別有94.7%和99.8%的提升，其中Reg2Reg Setup WNS 和 Setup TNS為0。在功耗優(yōu)化方面，AmazeFP相較于手動(dòng)布局規(guī)劃減少12.6%的繞線長(zhǎng)度（Wirelength）和18.4%的靜態(tài)功耗。

表二：案例二手動(dòng)布局規(guī)劃與AmazeFP自動(dòng)處理結(jié)果對(duì)比

圖二：GPGPU設(shè)計(jì)模塊的宏單元布局對(duì)比

AmazeFP優(yōu)客計(jì)劃

芯行紀(jì)堅(jiān)持用創(chuàng)新來(lái)引領(lǐng)數(shù)字實(shí)現(xiàn)EDA產(chǎn)品的自主研發(fā)，在解決產(chǎn)品功能實(shí)現(xiàn)的基礎(chǔ)上，追求Smart、Speedy、Simple的“3S”產(chǎn)品理念，把機(jī)器學(xué)習(xí)等技術(shù)真正貫穿于基礎(chǔ)軟件架構(gòu)和具體功能實(shí)現(xiàn)，從豐富的設(shè)計(jì)經(jīng)驗(yàn)中提煉關(guān)鍵需求，著力于解決設(shè)計(jì)過(guò)程的真正痛點(diǎn)。基于強(qiáng)大的研發(fā)團(tuán)隊(duì)實(shí)力，芯行紀(jì)期待聆聽(tīng)合作伙伴的創(chuàng)意需求，“AmazeFP優(yōu)客計(jì)劃”致力于及時(shí)地將任何能夠提升設(shè)計(jì)效率的優(yōu)秀創(chuàng)意展現(xiàn)于產(chǎn)品的更新版本。

審核編輯 ：李倩