電子發(fā)燒友網(wǎng)報(bào)道（文/周凱揚(yáng)）進(jìn)入AI和云時(shí)代以來(lái)，顯而易見(jiàn)的趨勢(shì)之一就是FPGA出現(xiàn)的頻率開(kāi)始降低了，且不說(shuō)曾經(jīng)的兩大FPGA巨頭均已被x86廠商收購(gòu)，就連FPGA引以為豪的多樣化和靈活性，也被專注于特定應(yīng)用但全定制化、成本低的ASIC壓得有些抬不起頭來(lái)。FPGA廠商們也沒(méi)法維系那么多的應(yīng)用，去和不斷涌現(xiàn)的ASIC初創(chuàng)公司在各個(gè)領(lǐng)域去一一硬碰硬。

與此同時(shí)，F(xiàn)PGA大廠在被收購(gòu)后，也開(kāi)始順應(yīng)他們的技術(shù)路線，可以看到他們的產(chǎn)品方向開(kāi)始往數(shù)據(jù)中心、通信基建這些平均產(chǎn)品單價(jià)更高的應(yīng)用上發(fā)展，尤其是智能網(wǎng)卡、IPU、DPU這類產(chǎn)品。雖然說(shuō)中端FPGA產(chǎn)品并沒(méi)有就此消失，但明顯競(jìng)爭(zhēng)力已經(jīng)大不如前了，過(guò)去的那些產(chǎn)品連滿足現(xiàn)代計(jì)算處理的標(biāo)準(zhǔn)和需求都有些勉強(qiáng)，更不用說(shuō)未來(lái)了。FPGA需要一陣令其重獲新生的新風(fēng)，而基于RISC-V打造的SoC FPGA或許就能充當(dāng)這樣的角色。

FPGA上的RISC-V

RISC-V和FPGA的關(guān)系打從一開(kāi)始就非常密切，不少RISC-V核心、處理器都是在FPGA上實(shí)現(xiàn)或驗(yàn)證的。與此同時(shí)，RISC-V從IP、架構(gòu)和指令上帶來(lái)的創(chuàng)新也被FPGA廠商們看在眼里，諸如Microchip、易靈思、安路科技等廠商都開(kāi)始基于RISC-V打造全新的FPGA產(chǎn)品，英特爾也開(kāi)發(fā)了為其FPGA打造的RISC-V軟核，Xilinx也成了RISC-V國(guó)際基金會(huì)的戰(zhàn)略會(huì)員，RISC-V在FPGA上的普及速度可能遠(yuǎn)超你的想象。

以Microchip的PolarFire為例，作為首個(gè)支持RISC-V ISA的SoC FPGA系列，終于在今年6月正式進(jìn)入量產(chǎn)階段了，具體包括MPFS250T和MPFS025T這兩款產(chǎn)品。PolarFire系列采用了4輸入LUT+DFF的設(shè)計(jì)，最大規(guī)模的MPFS460T可以做到461K邏輯單元。

PolarFire CoreMark跑分 / Microchip

而在SoC方面，PolarFire采用了5個(gè)64位RISC-V核心的設(shè)計(jì)，E51作為monitor單核，負(fù)責(zé)啟動(dòng)和配置處理器子系統(tǒng)，另外四個(gè)U54核心則主要用于負(fù)責(zé)運(yùn)行Linux之類的操作系統(tǒng)。至于為何選擇RISC-V而不是像旗下另一SoC FPGA系列SmartFusion一樣選擇ARM，Microchip也給出了同等邏輯單元密度下CoreMark跑分的對(duì)比，可以看出即便是在工藝落后（28nm對(duì)比16nm）的情況下，基于RISC-V的PolarFire SoC依然是最高效的那個(gè)，Microchip指出與其他中端FPGA相比，可以將能耗降低最多50%。

PolarFire FPGA開(kāi)發(fā)套件 / Microchip

為了方便開(kāi)發(fā)者完成不同SoC之間的嵌入式應(yīng)用程序移植，Microchip也專門(mén)打造了MI-V這一面向RISC-V的生態(tài)系統(tǒng)，在本身提供RISC-V軟核IP的同時(shí)，也和IAR Systems、SiFive、Zephyr等第三方公司合作，提供開(kāi)發(fā)工具、CPU IP和RTOS等支持。

擁抱開(kāi)源生態(tài)

Rapid Silicon是一家專注于打造AI FPGA的初創(chuàng)公司，從他們的董事長(zhǎng)兼首席執(zhí)行官Naveed Sherwani博士的公開(kāi)發(fā)言中，可以看出Rapid Silicon作為開(kāi)源FPGA基金會(huì)的創(chuàng)始成員之一，計(jì)劃利用FPGA開(kāi)拓邊緣AI應(yīng)用，比如智能家居、安防監(jiān)控和汽車傳感器管理和智能座艙等市場(chǎng)，而他們手里的王牌既有專用AI技術(shù)，也有開(kāi)源EDA軟件。

Rapid Silicon在近期推出了Gemini，一個(gè)基于臺(tái)積電16nmFF工藝的FPGA，采用了常見(jiàn)的FPGA設(shè)計(jì)，比如6輸入的可分割LUT、DSP區(qū)塊和真雙端口的Block RAM。最大規(guī)模為250K邏輯單元、1250個(gè)DSP區(qū)塊和9.5Mb的片上Block RAM，4個(gè)輸出PLL支持生成高達(dá)1GHz的時(shí)鐘信號(hào)。作為中端FPGA，其規(guī)模不算太大，但完成邊緣AI的應(yīng)用還是綽綽有余的。

Gemini框架 / Rapid Silicon

對(duì)于硬件資源充裕的FPGA來(lái)說(shuō)，RISC-V和Arm未必就是不能共存的死對(duì)頭，這點(diǎn)在Gemini也能體現(xiàn)出來(lái)。Gemini集成了單核32位的RISC-V處理器和雙核的ARM A53處理器。32位的RISC-V處理器作為支持自定義指令的實(shí)時(shí)應(yīng)用處理器，最高頻率可達(dá)533MHz，同時(shí)擁有16KB的I/D cache和64KB的程序內(nèi)存。

Gemini上的64位Arm處理器浮點(diǎn)單元頻率可達(dá)1.6GHz，此外還集成了支持最高2166Mbps DDR內(nèi)存的DRAM控制器、PCIe 4.0的PCIe控制器、10G以太網(wǎng)控制器等，均由高性能低延遲的FlexNoC互聯(lián)在一起。

更重要的是，Gemini的誕生還是利用他們自己的開(kāi)源FPGA EDA套件Raptor打造出來(lái)的，這也證明了依靠開(kāi)源工作流打造FPGA系統(tǒng)是完全可行的。2021年10月，Rapid Silicon獲得了來(lái)自成為資本領(lǐng)投的1500萬(wàn)美元種子資金，考慮到成為資本是RISC-V國(guó)際基金會(huì)的高級(jí)會(huì)員，創(chuàng)始人李世默也是RISC-V國(guó)際基金會(huì)理事，愿意對(duì)Rapid Silicon投資也就不足為奇了。

結(jié)語(yǔ)

與傳統(tǒng)的ASIC方案相比，SoC FPGA還是有著不少優(yōu)勢(shì)的，比如沒(méi)有昂貴的NRE成本或是最小采購(gòu)量的需求。再者，F(xiàn)PGA最大的優(yōu)勢(shì)還是在可編程上，即便是已經(jīng)出貨的產(chǎn)品也能重新編程，進(jìn)一步降低設(shè)計(jì)風(fēng)險(xiǎn)。而RISC-V的出現(xiàn)，則為這類SoC FPGA帶來(lái)了一個(gè)全新而開(kāi)放的ISA選擇。