導讀：所有的產品離不開電源，從芯片級到封裝級再到板級，從晶體管到鍵合線再到銅箔，電源的協同設計可以貫穿整個產品級。電源如此重要，卻充滿著設計挑戰，從耦合到串擾再到噪聲，如何保證電源的輸送是電源工程師必須要考慮和解決的。

一、阻抗的管控說到底就是路徑管控

電源輸送可以理解為電源分配網絡（PDN），從源端穩壓模塊（VRM）到芯片，芯片分配電壓，再到電源路徑（單層直達或過孔轉換的幾個層面），最終流向使用芯片或終端設備。

電源路徑與信號路徑是有區別的，電源分配網絡中一個電源路徑可以在一個節點分成多個路徑，或者說轉換成多個電源，終端掛多個元器件，可以理解為一對多，而信號路徑只能一對一。

既然電源分配網絡是為終端設備提供所需電源，那就是有要求，就需要對電源分配網絡管控。當交流電流通過電源路徑時，電源分配網絡上也將產生電壓降，這個壓降會隨著頻率發生變化。電源路徑的不同（層數&Shape寬度等），造成的壓降變化是不同的，輸出穩定電壓到終端的難度很大，我們所要做的只是保證電壓的變化在一定的范圍之內，也就是所謂的噪聲容差，將其轉換為目標阻抗：

一般默認，電流為最大電流值的50%。PCB板級PDN設計，最先需要確定的便是電源分配網絡的目標阻抗。

說到目標阻抗管控，在實際工作中，鋪電源網絡，即電源從源端到終端的路徑，路徑上電壓是有變化的，那么電源分配網絡的電流就會有波動，目標阻抗的管控說到底就是路徑管控。如何管控？兩個方向：電源和地平面的介質和短而寬的連接。

二、電源分配網絡（PDN）分析方向

電源分配網絡（PDN）有兩種分析方向：單點式和分布式。

單點式分析假設平面電壓為常量，終端的去耦電容為并聯，這里主要考慮的是諧振與反諧振，低頻情況下，可以忽略平面電感的影響，但是還是要考慮平面電感和平面間距的影響。

平面電感可以看成為分布式電壓，有平面有變化的電壓，會產生駐波（全波即為360°相移，半波則為180°反相），就會在一些頻率處產生諧振。

任何諧振電磁結構中存儲的能量（電&磁）在一段時間內都會在電場和磁場之間周期性振蕩，這說明能量在交替變換，在最大值和零值之間。

以版圖設計的平面，可以理解為矩形諧振腔為例，能量到達平面邊緣，會發生反射。反射回來的能量會和入射能量進行交換，相位相同形成最大值，即波峰，相位相反形成形成零值，即波谷。有些達到平面邊緣的能量沒有反射回來，就會形成噪聲，產生EMI問題。

在平面諧振的頻率點上，去耦電容的位置就很關鍵，需要它們放在電壓的最大值處以便更好地減少平面間的反彈。

三、消費類產品電源設計

下圖為消費類產品設計電源部分的實際情況圖：

板級電源分配網絡設計的頻率范圍約從 1MHz 到 100 MHz，其實根本到不了100M，這個頻率范圍電路板平面和多層陶瓷貼片電容器（ MLCC） 發揮作用的頻率范圍 。這也是PCB板級電源仿真時需要重點關注的。

PDN設計一般就是指在PCB板級上給電源提供低阻抗路徑。這里面還有電容擺放位置、電容不同容值&個數、反諧振等方面，到仿真這一邊，就是交流部分：PDN阻抗提取和直流部分：IR Drop壓降。下圖說明，是否使能電容對PDN阻抗的影響很大。

四、電源路徑規劃怎么做？

先期評估，確認各個電所需層面和路徑的時候，我們會預先根據相關規范或標準，制定一個電源樹（Power tree）。個人覺得電源樹的概念提的特別好。一個主干道有很多分支，分支上再有分叉，一直到末端。

電源分配網絡可以有很多分支，也就是說路徑上可以掛很多設備，比如5V電源下掛HDD，USB設備等。比如12 V的電轉出5V，5V總電分出分支，給到各種設備。5V經過LDO轉換電路出3.3V電，，3.3V總電分出分支，再往下繼續……

同時列出各個分支所需電流的多少，為后面路徑規劃（所需電源Shape大小給出標準），同時給出對應的層面及評估。

在做電源路徑規劃，建議先做電源樹Power Tree，對所做設計的終端設備所需電壓路徑及所需電流大小一一評估，產品的不同，有的產品可能會使用幾十種電壓值。檢查的時候，建議從終端往前反推，這樣保證沒有遺漏。

不管什么產品，電源是其最重要的部分。特別是消費類產品，在成本的管控之下，會通過各種手段降低成本，最直觀的減小MLCC的使用種類和數量，電源的優化是一項很重要的工作，通過優化，來降低產品成本，這也是電源完整性的作用和職責所在。

審核編輯 ：李倩