PCI Express 和對帶寬的渴望

作為將計算、嵌入式和定制主機(jī)處理器連接到“端點”外圍設(shè)備（例如以太網(wǎng)端口、USB 端口、視頻卡和存儲設(shè)備）的一種方式，PCI Express? (PCIe?) 已成為參考的高性能互連。利用高速串行通信，PCIe 提供高效的點對點連接，并通過增加通道數(shù)和信號傳輸速率，提供可擴(kuò)展的接口帶寬。

PCIe 1.0 規(guī)范于 2002 年發(fā)布，以每秒 2.5 千兆傳輸 (GT/s) 的速度運行，總 x16 接口帶寬為 8GByte/s。隨著第二代 PCIe 2.0 規(guī)范的到來，帶寬隨后在 2006 年翻了一番，并在 2010 年再次將帶寬提高到 32GByte/s，以滿足包括高端 PC、游戲、企業(yè)計算和網(wǎng)絡(luò)。

PCI Express 已成為各種系統(tǒng)設(shè)計的參考高性能互連。
（來源：Diodes Inc.）

最近，基于云的服務(wù)（例如社交媒體和視頻流）的快速普及對大型數(shù)據(jù)中心內(nèi)的高速連接提出了新的和更苛刻的要求。

現(xiàn)在，隨著物聯(lián)網(wǎng)時代的到來，安裝在智能城市和基礎(chǔ)設(shè)施、智能工廠和其他工業(yè)資產(chǎn)、商業(yè)和住宅建筑以及用于健身和醫(yī)療跟蹤的可穿戴設(shè)備的聯(lián)網(wǎng)傳感器將為超大規(guī)模數(shù)據(jù)中心生成大量數(shù)據(jù)，捕獲、存儲、處理和分析。這些力量正在推動對下一代 PCIe 的需求，以有效地將數(shù)據(jù)中心服務(wù)器連接到高速以太網(wǎng)、網(wǎng)絡(luò)附加存儲和 AI 加速器。

聯(lián)網(wǎng)汽車將進(jìn)一步增加數(shù)據(jù)負(fù)載，增加實時壓力，以實現(xiàn)更高水平的自動駕駛并最終實現(xiàn)全自動駕駛汽車。在數(shù)據(jù)中心的背后，訓(xùn)練用于 AI 推理的神經(jīng)網(wǎng)絡(luò)是一項計算密集型任務(wù)，它極大地暴露了外圍通信的瓶頸。

隨著這些各種因素現(xiàn)在發(fā)揮作用，PCIe 再次向前發(fā)展的時機(jī)已經(jīng)成熟。2017 年發(fā)布的 PCIe 4.0 緊隨其后的是 2019 年發(fā)布的 PCIe 5.0。圖 1 顯示了每個 PCIe 版本提供的總速度。

圖 1：PCIe 版本提供的總速度（來源：Diodes Inc.）

隨著領(lǐng)先的數(shù)據(jù)中心從 100Gb 以太網(wǎng)過渡到最新的 400Gb 規(guī)范，PCIe 5.0 有望得到廣泛應(yīng)用。在實踐中，PCIe 帶寬的增加或多或少與以太網(wǎng)速度的進(jìn)步保持同步，理想情況下保持兩種標(biāo)準(zhǔn)之間的平衡有助于避免性能瓶頸。

“傳統(tǒng)” PCI 標(biāo)準(zhǔn)保持最新

隨著 PCIe 5.0 產(chǎn)品開始進(jìn)入市場，并且隨著 PCI 特別興趣小組 (PCI-SIG) 最近宣布下一代 PCIe 6.0 將于 2021 年完成的工作已經(jīng)開始，PCIe 是性能的首選協(xié)議- 在可預(yù)見的未來，饑餓的外圍通信。

同時，向后兼容性是 PCIe 沿襲的一個關(guān)鍵優(yōu)勢。由于 PCIe 規(guī)范沒有到期日期，因此幾代產(chǎn)品可以在市場上共存，甚至在同一個應(yīng)用程序中。這對系統(tǒng)設(shè)計人員來說是一個優(yōu)勢：雖然新一代 PCIe 不斷涌現(xiàn)以解決日益增長的帶寬需求，但早期的迭代繼續(xù)在個人計算、游戲以及一些企業(yè)計算和網(wǎng)絡(luò)應(yīng)用等大量場景中提供價值。

解決實施挑戰(zhàn)

各種 PCIe 代之間的向后兼容性使系統(tǒng)能夠在新芯片可用時受益于更高的傳輸速度，而設(shè)計更改最少。另一方面，不斷提高的信號速度會給信號裕量帶來額外壓力，并會增加設(shè)計復(fù)雜性。此外，顯然需要能夠橋接 PCIe 和從 PCIe 橋接的解決方案，不僅在傳統(tǒng)接口之間，而且在 USB 或圖形端口等其他接口之間。

為了應(yīng)對這些挑戰(zhàn)，設(shè)計人員需要使用支持各種 PCIe 代的設(shè)備，例如時鐘發(fā)生器、時鐘緩沖器、控制器、數(shù)據(jù)包交換機(jī)/橋、ReDriver? 芯片和高速多路復(fù)用器，如圖 2 所示。

圖2:Diodes Inc.提供的PCIe解決方案示例（來源：Diodes Inc.）

ReDriver芯片可以為提高高速系統(tǒng)中的信號完整性提供一種經(jīng)濟(jì)高效且方便的解決方案。使用均衡和預(yù)加重等技術(shù)，通過引入最小延遲的輸出驅(qū)動器，ReDriver補償傳輸線損耗，以恢復(fù)信號裕度并最小化抖動，以確保接收器的低誤碼率。與集成了時鐘和數(shù)據(jù)恢復(fù)等附加功能的重定時器相比，ReDriver引入了低延遲，相對經(jīng)濟(jì)且易于實現(xiàn)。圖2顯示了當(dāng)信號需要在較長的PCB軌道上驅(qū)動時，如到外部圖形卡或通過電纜到外部存儲器時，如何使用PCIe ReDriver。這些ReDrivers完全向后兼容，支持所有以前的PCIe代。

網(wǎng)橋和交換機(jī)滿足各種類型的主機(jī)和終端設(shè)備之間的接口要求。包橋通常在OSI參考模型的兩層之間或兩個協(xié)議之間提供接口。圖2還顯示了如何使用網(wǎng)橋連接PCIe和傳統(tǒng)PCI標(biāo)準(zhǔn)（包括PCI-X），或USB端口或UART總線接口。分組交換機(jī)是多端口/多通道設(shè)備，通常用于將單個根復(fù)合體擴(kuò)展到多個具有多通道的端口，以訪問其他對等系統(tǒng)，如外圍設(shè)備或線路卡。

除了具有各種端口配置和轉(zhuǎn)換能力的單個分組網(wǎng)橋和交換機(jī)外，PCIe分組交換機(jī)和PCIe-to-USB2.0網(wǎng)橋的功能還結(jié)合在設(shè)備中，例如Diodes Incorporated的PI7C9X442SL PCI Express to USB 2.0“swidge”。該多功能設(shè)備可以從一個PCIe x1上游端口扇出到兩個x1下游端口和四個USB 2.0端口，并允許系統(tǒng)主機(jī)處理器同時訪問多個PCIe和USB設(shè)備。

Diodes股份有限公司等公司可以提供無源雙向PCIe 1.0、PCIe 2.0或PCIe 3.0信號多路復(fù)用器/解復(fù)用器組合，以將單個PCIe通道連接到多個通道，以擴(kuò)展用于圖形或計算的帶寬。這些設(shè)備還可用于啟用單個多協(xié)議接口的連接。

時鐘緩沖器通常可以將單個參考信號作為輸入并產(chǎn)生多個輸出，以便在 PCB 周圍更廣泛地分布。時鐘緩沖器 IC 提供多種配置，Diodes 提供專有的 PLL 設(shè)計，確保抖動保持在 PCIe 要求范圍內(nèi)。時鐘發(fā)生器可以生成具有極低輸出抖動的特定頻率的時鐘信號，使其適用于 PCIe 以及其他系統(tǒng)時鐘。設(shè)計人員可以找到各種合適的設(shè)備，例如 Diodes 的 1.8V PI6CG18xxx 和 1.5V PI6CG15xxx PCIe 4.0 時鐘發(fā)生器和 2 通道、4 通道和 8 通道配置的緩沖器，它們與所有先前的 PCIe 代兼容。通過在片上集成終端，這些器件在每個輸出端節(jié)省了四個外部電阻器，從材料清單中減少了多達(dá) 32 個組件。

結(jié)論

PCIe 是適用于從嵌入式和桌面計算到高帶寬數(shù)據(jù)中心連接和神經(jīng)網(wǎng)絡(luò)訓(xùn)練的應(yīng)用的首選高性能互連。設(shè)計人員可以利用早期 PCIe 標(biāo)準(zhǔn)的長使用壽命，以及舊版和下一代規(guī)范之間的向后兼容性，以經(jīng)濟(jì)高效的方式滿足各種系統(tǒng)要求。通過訪問包含橋接器、緩沖器、轉(zhuǎn)接驅(qū)動器、開關(guān)和復(fù)用/解復(fù)用 IC 等功能的器件組合，設(shè)計人員可以為要求苛刻的應(yīng)用提供高效的解決方案。

審核編輯 黃昊宇