前一段時間有個兄弟問了個問題，把我問住了，問題是這個：

如上圖，串聯的電阻R1到底是放在靠近IC端，還是靠近MOS端？（注意，圖中的L1是走線寄生電感，并不是這里放了個電感器件） 我們具體溝通的情況是這樣的：

這位兄弟說大部分工程師和IC原廠都是這么做的，但是沒有說為什么，我當時也不清楚。但是這個問題確實是個好問題，現實中的確存在。 任何一個問題都是提升技術的機會，所以，我記了下來，然后花時間看了看。 在這之前，為了讓所有兄弟都能跟上節奏，那必須先得搞清楚這個串聯的電阻是干什么用的。 簡單說，這個串聯的電阻就是抑制振蕩用的，具體怎么回事，我以前專門寫過文章，不知道的可以去瞅瞅——“LC串聯諧振的意義-MOS管柵極電阻” 真實情況如何 首先，這位兄弟說大部分都是放靠近MOS端。關于這一點，我先去求證了下，看實際情況是否真是如此？ 一般這種驅動MOS的電路，開關電源和電機驅動居多，因此，我就去找了這兩類IC的廠商，去看看它們的demo板是怎么Layout的。 1、 TI的無刷電機驅動芯片DRV8300的demo板Demo板硬件設計可以直接在Ti官網下載，如下圖，可以看到，串聯電阻是放置在MOS管端的。

2、 Ti的POE方案TPS23753A的Demo板原理圖如下：

PCB如下圖，串聯電阻也是放置在靠近MOS管端。

3、 MPS的無刷電機驅動芯片MP6535。如下圖，6個MOS的柵極串聯電阻R18，R19，R20，R21，R22，R23放置在中間。

從走線長度看，Q1，Q2，Q3串聯的電阻離MOS較近，離驅動IC較遠。Q4，Q5，Q6串聯的電阻在MOS和驅動IC中間。

就上面3個例子來說，兄弟說的“大部分情況柵極串聯電阻靠近MOS管放置”確實是屬實的。 那我聊天記錄里面說的“放源端比較好，就像高速信號的阻抗匹配放源端”，這一點又是考慮了什么呢？ 是否需要考慮阻抗匹配

考慮到阻抗匹配，那就是將信號看作是高速信號，那么到底柵極驅動信號是不是高速信號呢？ 一般來說，高速信號的認定規則是這樣的：信號的上升沿小于6倍的傳輸延時。那我們大致算一下就知道是不是高速信號了。

PCB上信號傳輸速度為6inch/ns，也就是0.1524m/ns 以DRV8300為例子，可以從手冊中看到柵極驅動信號波形，如下圖的GHA就是：

上升沿大概是400ns，如果要將其看成是高速信號，那么需要滿足公式：400ns《6*L/（0.1524m）

算得L》10.16m 顯然，我們的柵極走線遠小于10m，所以柵極走線不用看成是高速信號線，也就說不用考慮阻抗匹配的問題，用集總參數模型分析即可。 一般情況下，我們的柵極走線長度不會超過10cm。那么當走線是10cm時，如果要將其看成是高速信號，那么對應的Tr《3.9ns。 我印象中，MOS管驅動電路，上升時間都不會這么小，所以，都是不用將其考慮成高速信號的了，也就是說從這個維度考慮，這個電阻不必放置到靠近源端IC。 放置到靠近MOS端有什么好處

既然不必放到靠近IC，那么放到靠近MOS有什么好處呢？

其實從上面兩個模型看來， 對于MOS柵極來說，它們收到的信號沒有任何的差別。

為什么這么說呢？因為電感和電阻始終是串聯的，如果把它們看成一個整體，阻抗就是R+jwL，對于整個電路來說完全是相同的，等效為下面這個：

所以，我不覺得串聯電阻靠近MOS放置有什么特別的作用。 小結

以上就是，我目前對于MOS管柵極串聯電阻放在哪兒的看法。 我覺得放在哪里無所謂，靠近MOS，靠近驅動IC都行，放中間也行，重要的總的走線長度要短（這一點在很多手冊中都有提到，主要為了降低走線寄生電感）。 當然了，極有可能有其它我還沒考慮到的因素，所以我覺得放哪兒都行是不對的。 歡迎兄弟們在留言區探討這個問題，集眾人之力，將這個問題搞清楚。

原文標題：PCB Layout時，MOS管柵極串聯電阻放哪兒？

文章出處：【微信公眾號：硬件攻城獅】歡迎添加關注！文章轉載請注明出處。