国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Pilkington FPGA架構簡介

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-06-22 09:41 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

皮爾金頓Pilkington是是世界上最大的玻璃生產集團之一。創建于1826年英國St.Helens,已具有195年的歷史,在全球擁有25個生產基地,銷售公司遍布130個國家。賓利、法拉利、奔馳、寶馬等世界級名車均采用皮爾金頓制造的專業擋風玻璃。

ef4912ba-f1c9-11ec-ba43-dac502259ad0.png

ef654778-f1c9-11ec-ba43-dac502259ad0.png

那么你知道這個公司曾經做過FPGA嘛...?是的,的確做過,但就像很多巨頭那樣,不是很成功。

ef7ae3b2-f1c9-11ec-ba43-dac502259ad0.png

這個玻璃公司在上個世紀建立微電子部門準備在FPGA方向上大干一場,而且找到了Toshiba這個大用戶,但最終還是沒能成功,不得不把團隊賣給了Motorola(后者最后也失敗了:))。

ef839db8-f1c9-11ec-ba43-dac502259ad0.png

Pilkington FPGA架構簡介

皮爾金頓有兩種(已知的)架構,都是基于sea-of-gates設計的,其中邏輯功能是通過將門連接在一起來構建的。上世紀80年代中期,不同的制造商有著非常不同的邏輯單元結構。

第一種架構(無特定名稱)是圍繞一個具有NAND門和鎖存器的邏輯單元設計的,每個邏輯單元通過本地互連進入其相鄰的單元。白皮書指出,這是低效的,因為需要大量的NAND門來實現通用功能,如OR和XOR,以及鎖存器出到DFF造成的布局限制。

第二種架構(白皮書稱它為TS1)。像ABC這樣的邏輯優化程序將邏輯表示為AND門、異或門、多路復用器和D觸發器的結構;并且所有這些都具有輸入可編程反向功能。在上世紀90年代中期,當時的邏輯優化工具仍然使用笨拙的sum-of-product方法時,皮爾金頓已經在硬件上實現了這一點。

TS1 Logic Cell

efa378f4-f1c9-11ec-ba43-dac502259ad0.png

邏輯單元本身挺簡單:組合邏輯單元只是從輸入選擇器mux中獲取輸入,可選地反向它們,并將它們饋送到NAND、XOR和MUX的輸入,從它們中選擇輸出,然后反向以放大信號。

efb685b6-f1c9-11ec-ba43-dac502259ad0.png

時序邏輯單元沿著相同的路線。邏輯單元的輸出直接連接到“本地互連”:與相鄰信號的A和B輸入選擇器的快速鏈接;它還可以連接到“介質互連”:較慢的水平和垂直互連鏈路(每行/列6個)通過邏輯單元“區域”傳播。

Routing 結構

邏輯單元被分組為一個由3個組合邏輯單元和一個時序邏輯單元組成的正方形tile。這些tile有兩個變體(標記為A和B,只在如何連接到inter-tile互連方面有所不同),tile平鋪在一起形成一個5x5的區域。

每個區域都被端口單元包圍,這些單元與“全局互連”通過接口相連。這種互連方式就是放在現代的標準來看,其全局布線資源也是很精簡的,所以布線工具必須充分利用更多的本地布線資源。設計人員還有另一個訣竅:如果邏輯門足夠快,您可以通過門來路由邏輯,而不會造成太大的性能損失;這就是為什么inter-tile互連的行和列之間沒有直接鏈接-這些鏈接就是邏輯門本身。

efd8f218-f1c9-11ec-ba43-dac502259ad0.png

與當時的一些邏輯架構(如Actel的多路復用器架構)相比,這種設計還挺優雅。所選擇的門又小又簡單,軟件處理起來相對容易:綜合不是問題,而且將邏輯劃分為區域的目的是通過將邏輯轉換為一個“分而治之”問題來更容易地布局布線,但也許現代算法將其視為一個全局問題也OK。

公司還自己搞了一套架構評估工具...看來沒少投入啊...

efe1d95a-f1c9-11ec-ba43-dac502259ad0.png

至于為什么FPGA后來黃了,不得而知。也許架構的實現存在無法修復的錯誤,又或許上世紀90年代的EDA工具無法充分契合芯片的層次結構吧。

審核編輯 :李倩

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1660

    文章

    22412

    瀏覽量

    636400
  • 架構
    +關注

    關注

    1

    文章

    532

    瀏覽量

    26590

原文標題:皮爾金頓的FPGA架構

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    探索IGLOO2 FPGA與SmartFusion2 SoC FPGA的電氣特性與應用潛力

    供參考。 文件下載: M2S025TS-1FCS325I.pdf 產品概述 IGLOO2 FPGA和SmartFusion2 SoC FPGA家族將基于4輸入查找表(LUT)的FPGA架構
    的頭像 發表于 02-10 11:30 ?168次閱讀

    Microsemi IGLOO2 FPGA與SmartFusion2 SoC FPGA深度剖析

    : M2S025TS-FCS325I.pdf 一、產品概述 Microsemi的IGLOO2 FPGA和SmartFusion2 SoC FPGA是主流的產品系列,它們將基于4輸入查找表(LUT)的FPGA
    的頭像 發表于 02-09 17:20 ?330次閱讀

    AMD UltraScale架構:高性能FPGA與SoC的技術剖析

    AMD UltraScale架構:高性能FPGA與SoC的技術剖析 在當今的電子設計領域,高性能FPGA和MPSoC/RFSoC的需求日益增長。AMD的UltraScale架構憑借其創
    的頭像 發表于 12-15 14:35 ?561次閱讀

    基于DSP與FPGA異構架構的高性能伺服控制系統設計

    DSP+FPGA架構在伺服控制模塊中的應用,成功解決了高性能伺服系統對實時性、精度和復雜度的多重需求。通過合理的功能劃分,DSP專注于復雜算法和上層控制,FPGA處理高速硬件任務,兩者協同實現了傳統
    的頭像 發表于 12-04 15:38 ?585次閱讀
    基于DSP與<b class='flag-5'>FPGA</b>異構<b class='flag-5'>架構</b>的高性能伺服控制系統設計

    芯源MCU架構是不是基本都是ARM架構?還有其他的架構嗎?

    芯源MCU架構是不是基本都是ARM架構?還有其他的架構嗎?
    發表于 11-20 06:21

    嵌入式和FPGA的區別

    用于芯片量產前的功能驗證。 架構與工作原理差異 嵌入式系統采用順序執行架構,基于馮·諾依曼或哈佛體系結構,程序指令按順序從存儲器中讀取并執行。這種架構靈活但效率相對固定。 FPGA
    發表于 11-19 06:55

    如何自己設計一個基于RISC-V的SoC架構,最后可以在FPGA上跑起來?

    如何自己設計一個基于RISC-V的SoC架構,最后可以在FPGA上跑起來
    發表于 11-11 08:03

    【VPX650 】青翼凌云科技基于 VPX 系統架構的 VU13P FPGA+ZYNQ SOC 超寬帶信號處理平臺

    VPX650 是一款基于 6U VPX 系統架構的 VU13P FPGA + XC7Z100 SOC 超寬帶信號處理平臺,該平臺采用一片 Xilinx 的 Virtex UltraScale+
    的頭像 發表于 10-16 10:48 ?642次閱讀
    【VPX650 】青翼凌云科技基于 VPX 系統<b class='flag-5'>架構</b>的 VU13P <b class='flag-5'>FPGA</b>+ZYNQ SOC 超寬帶信號處理平臺

    FPGA+DSP/ARM架構開發與應用

    自中高端FPGA技術成熟以來,FPGA+DSP/ARM架構的硬件設計在眾多工業領域得到廣泛應用。例如無線通信、圖像處理、工業控制、儀器測量等。
    的頭像 發表于 10-15 10:39 ?4286次閱讀
    <b class='flag-5'>FPGA</b>+DSP/ARM<b class='flag-5'>架構</b>開發與應用

    光纖圖像處理卡設計原理圖:520-基于ZU15EG 適配AWR2243的雷達驗證底板 XCZU15EG架構高速信號處理板

    高速信號處理, FPGA光纖, 光纖圖像處理, XCZU15EG架構
    的頭像 發表于 08-28 10:39 ?634次閱讀
    光纖圖像處理卡設計原理圖:520-基于ZU15EG 適配AWR2243的雷達驗證底板 XCZU15EG<b class='flag-5'>架構</b>高速信號處理板

    Altera Agilex? 3 FPGA和SoC FPGA

    3器件將Altera Hyperlex FPGA架構集成到這些較小器件中,與以前的成本優化型系列Cyclone V以及更高速收發器相比,性能提高了1.9倍,并為LPDDR4增加了內存支持。小尺寸對于
    的頭像 發表于 08-06 11:41 ?4137次閱讀
    Altera Agilex? 3 <b class='flag-5'>FPGA</b>和SoC <b class='flag-5'>FPGA</b>

    FPGA與高速ADC接口簡介

    本文介紹FPGA與高速ADC接口方式和標準以及JESD204與FPGA高速串行接口。
    的頭像 發表于 06-12 14:18 ?3171次閱讀
    <b class='flag-5'>FPGA</b>與高速ADC接口<b class='flag-5'>簡介</b>

    Xilinx Ultrascale系列FPGA的時鐘資源與架構解析

    Ultrascale是賽靈思開發的支持包含步進功能的增強型FPGA架構,相比7系列的28nm工藝,Ultrascale采用20nm的工藝,主要有2個系列:Kintex和Virtex
    的頭像 發表于 04-24 11:29 ?2624次閱讀
    Xilinx Ultrascale系列<b class='flag-5'>FPGA</b>的時鐘資源與<b class='flag-5'>架構</b>解析

    EM儲能網關 ZWS智慧儲能云應用(11) — 一級架構 主從架構

    ZWS智慧儲能云針對儲能場景下不同的架構體系進行了兼容,可以適配用戶面臨的復雜現場環境,滿足更深層次的管理和維護需求。簡介儲能系統包含PCS、BMS、EMS等多個組件,不同儲能架構管理和決策方式也有
    的頭像 發表于 04-17 13:00 ?774次閱讀
    EM儲能網關 ZWS智慧儲能云應用(11) — 一級<b class='flag-5'>架構</b> 主從<b class='flag-5'>架構</b>

    MRAM存儲替代閃存,FPGA升級新技術

    優化的架構設計和成熟的制程技術,具備內置的硬擦除器、錯誤檢測和校正機制,為用戶提供了可靠的開發環境。用戶可利用最新的Radiant工具,直接實現MRAM的編程接口,支持多種存儲容量和數據速率。利用這些FPGA器件,用戶可以受益于低功耗F
    發表于 03-08 00:10 ?1968次閱讀