国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

RAM、ROM常用安全機制

科技綠洲 ? 來源:立功科技 ? 作者:立功科技 ? 2022-06-13 14:48 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

存儲器數據的穩定可靠是MCU安全運行的基礎,但環境因素和存儲器本身的物理特性都可能造成存儲器數據異常,本文將詳細介紹RAM&ROM常用安全機制。

存儲器(ROM,RAM)數據的安全可靠是MCU穩定運行的基礎,在汽車功能安全設計中,存儲器相關的安全機制也是系統基本保障的重點之一。通常,不同的汽車芯片都有自己的存儲器校驗機制以及相應的處理手段來保證功能的正常運行。下面會對常見的處理機制進行一些介紹。

RAM的校驗糾錯機制

RAM的校驗機制相對ROM的校驗機制較少,校驗機制基本都屬于MCU本身的特性,通過內部硬件實現,對于用戶來說是透明的。而一般用戶使用時也不會主動的對RAM進行校驗。1. Parity BitParity Bit(奇偶校驗位)是一種數據校驗機制,常用與判斷數據在存儲過程中是否發生了比特位錯誤。

pYYBAGKm3YSALt5-AAAT2QbpJIg793.png

圖1 奇偶校驗模式可以看到圖1,帶有Parity Bit的內存在每一個字節(B7~B0)外又額外增加了一個校驗位(C)用于對錯誤進行校驗。Parity Bit有著計算簡單的優點,只需要對前面字節的位進行異或操作:

C = B7^ B6^ B5^ B4^ B3^ B2^ B1^ B0Parity Bit在ECC技術之前,是RAM中應用最多的錯誤檢查技術,當然,現在只有在已經很少有CPU用到,因為每1 Byte的數據都需要1 bit的校驗位,對于MCU本就很緊張的RAM顯然不合適。另外Parity Bit只具備檢錯能力,并不具備糾錯能力。2. ECC通過上面對Parity Bit的分析可以知道,通過在原來的數據1 byte基礎上增加1 bit,可以用來檢查當前1 byte數據的正確性。如果數據為256 byte就需要256 bit的校驗位,而且出錯的數據無法糾正。由于上述的缺點,出現了一種新的存儲檢錯糾錯機制 – ECC。

poYBAGKm3ZSAa9pAAAAhkQrXSWM972.png

圖2 檢錯能力對比ECC(Error-Correcting Code),可以譯為檢錯糾錯碼。ECC的計算過程比Parity Bit的計算過程復雜一點,這里不進行過多描述。僅針對ECC的兩個主要特點進行說明:① ECC有極強的檢錯能力ECC的計算方式與Parity Bit不同,當數據為1 Byte時,ECC需要5 bit校驗位對數據進行校驗,之后數據每增加1倍,相應的只需要增加1 bit的ECC 校驗位。可以看到圖2,ECC的檢錯能力相比Parity Bit有極大的提升。② ECC具有糾錯能力當數據只有單bit 錯誤時,ECC能夠對錯誤進行修復,但需要注意的是,當數據中有超過 2 bit的錯誤同時產生時,ECC不一定能檢測出來,這一點Parity Bit也是一樣。

ROM的檢驗糾錯機制

與復雜的RAM空間相比,ROM空間的操作顯然簡單的多,因此,對于ROM的校驗使用者可以根據不同的需求,選擇不同的方式。

常用的有hash,CRC,對于大容量ROM,比如Nand Flash同樣也可以使用ECC的方式。基本上,只需要滿足ROM內容和生成的校驗碼存在相對唯一的映射關系即可。

但是用戶自己實現的ROM校驗機制存在不少缺點:校驗失敗沒有靈活的處理措施,對ROM的校驗需要消耗額外MCU資源等。1. HSE隨著汽車產業的不斷升級,汽車智能化程度也在不斷加深,越來越多的汽車會通過OTA的方式實現客戶的個性化需求。但OTA在增加汽車升級和維護便利性的同時,也給數據的安全可靠性帶來了新的考驗。顯然,應用開發者自己實現的ROM校驗并不足以滿足汽車應用的安全需求,汽車應用上,保證MCU程序的正確運行顯然需要一套更靈活,更完善的校驗機制,并且該校驗機制不僅需要保證數據的可靠性,還要保證檢驗機制本身的可靠性。下面會介紹NXP S32系列芯片是如何利用其HSE安全子系統來為ROM數據的可靠性提供支持,進而保證汽車應用的安全穩定運行的。

poYBAGKm3aOAE67IAAByA9MKpUE952.png

圖3 HSE框架HSE(Hardware Security Engine)全稱為硬件安全引擎,用于給對數據的可靠性和保密性有嚴格要求的應用提供相應的安全服務。其有以下特點:

獨立的內核,固件,存儲空間;

可以為加密算法提供安全硬件加速;

支持固件升級。

可以看到圖3中,HSE模塊最基礎也最主要的部分是它的Crypto Engine(加密引擎),其可以通過硬件實現加解密/MAC生成校驗/簽名驗簽等功能。因為HSE全面完善的算法和密鑰管理機制,可以利用HSE模塊可以對用戶設定的存儲區域進行校驗,并根據檢驗結果執行不同的操作,正是HSE安全可靠,設置靈活的特性,構成了MCU安全穩定運行的基礎。當然HSE除了能夠為MCU的OTA和安全啟動功能提供可靠保證外,HSE通過硬件加速特性和完善的加解密算法庫還能夠對網絡協議進行全面可靠的支持,可以實現TLS offload,IP offload,減少網絡協議的通信時延。

結語

上面提到了一些存儲器常見的校驗方式和NXP S32系列的HSE安全子系統,當然無論通過哪種方式,為了實現OTA和越來越多的網絡應用功能,通過MCU實現更加安全可靠的數據存儲傳輸都是現在的趨勢。

審核編輯:彭靜
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • mcu
    mcu
    +關注

    關注

    147

    文章

    18924

    瀏覽量

    398084
  • 存儲器
    +關注

    關注

    39

    文章

    7738

    瀏覽量

    171658
  • RAM
    RAM
    +關注

    關注

    8

    文章

    1399

    瀏覽量

    120550
  • 數據存儲
    +關注

    關注

    5

    文章

    1025

    瀏覽量

    52941
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    芯源半導體安全芯片技術原理

    支持密鑰的安全生成、存儲和銷毀,確保密鑰的生命周期安全。? 安全啟動機制:芯源半導體安全芯片具備完善的
    發表于 11-13 07:29

    ram ip核的使用

    決定的。 ram 主要用來存放程序及程序執行過程中產生的中間數據、 運算結果等。 rom為只讀存儲器,只能讀取數據而不能向里面寫入數據。 本次講解的ram ip核ram指的是bram,
    發表于 10-23 07:33

    如何從 flash 把代碼搬運到 ram 中運行的?

    沒有已經移植適配過的芯片 運行機制是從 flash 把代碼搬運到 ram 中運行的
    發表于 09-28 11:03

    安全芯片的守護神:BIST機制的深度解析

    功能”,甚至誤認為其僅用于生產階段的缺陷篩查。然而,BIST機制的核心價值遠不止于此:它不僅是芯片功能安全的“第一道防線”,更是實時檢測潛伏故障、保障系統可靠運行的
    的頭像 發表于 09-05 17:00 ?9619次閱讀
    <b class='flag-5'>安全</b>芯片的守護神:BIST<b class='flag-5'>機制</b>的深度解析

    邊聊安全 | 安全芯片的守護神:BIST機制的深度解析

    BIST機制的深度解析寫在前面:在安全芯片的設計與驗證過程中,工程師常會遇到一個關鍵概念——BIST(Built-InSelf-Test,內置自檢測)。初次接觸這一術語時,許多人容易將其簡單理解為
    的頭像 發表于 09-05 16:17 ?29次閱讀
    邊聊<b class='flag-5'>安全</b> | <b class='flag-5'>安全</b>芯片的守護神:BIST<b class='flag-5'>機制</b>的深度解析

    ADI安全產品如何簡化不同機器人控制系統中安全機制的實現

    我們將探討各種機器人安全用例,展示ADI的安全產品如何簡化不同機器人控制系統中安全機制的實現。
    的頭像 發表于 08-12 10:43 ?1.2w次閱讀
    ADI<b class='flag-5'>安全</b>產品如何簡化不同機器人控制系統中<b class='flag-5'>安全</b><b class='flag-5'>機制</b>的實現

    LC87F0K08A 8位微控制器8K字節閃存ROM/384字節RAM規格書

    電子發燒友網站提供《LC87F0K08A 8位微控制器8K字節閃存ROM/384字節RAM規格書.pdf》資料免費下載
    發表于 07-17 15:33 ?0次下載

    【RK3568+PG2L50H開發板實驗例程】FPGA部分 | ROMRAM、FIFO 的使用

    ? 本原創文章由深圳市小眼睛科技有限公司創作,版權歸本公司所有,如需轉載,需授權并注明出處(www.meyesemi.com) 1.實驗簡介 實驗目的: 掌握紫光平臺的 RAMROM、FIFO
    發表于 07-10 10:37

    DS1964S DeepCover安全認證器iButton,帶SHA-256技術手冊

    DeepCover嵌入式安全方案采用多重先進的物理安全機制保護敏感數據,提供最高等級的密鑰存儲安全保護。DeepCover安全認證器iBut
    的頭像 發表于 05-14 09:51 ?881次閱讀
    DS1964S DeepCover<b class='flag-5'>安全</b>認證器iButton,帶SHA-256技術手冊

    Xilinx Shift RAM IP概述和主要功能

    Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個 LogiCORE IP 核,用于在 FPGA 中實現高效的移位寄存器(Shift Register)。該 IP 核利用
    的頭像 發表于 05-14 09:36 ?1071次閱讀

    DS28E16 1-Wire SHA-3安全認證器技術手冊

    DS28E16安全認證器集FIPS202兼容安全散列算法(SHA-3)質詢和響應認證與安全EEPROM于一身。 器件提供一組核心加密工具,包括SHA-3引擎、256位安全EEPR
    的頭像 發表于 05-13 15:18 ?1085次閱讀
    DS28E16 1-Wire SHA-3<b class='flag-5'>安全</b>認證器技術手冊

    MAX32591 DeepCover安全微控制器,集成ARM926EJ-S處理器核技術手冊

    DeepCover 嵌入式安全方案采用多重先進的物理安全機制保護敏感數據,提供最高等級的密鑰存儲安全保護。 DeepCover安全處理
    的頭像 發表于 05-08 14:34 ?759次閱讀
    MAX32591 DeepCover<b class='flag-5'>安全</b>微控制器,集成ARM926EJ-S處理器核技術手冊

    MAX32592內置ARM926EJ-S處理器核的DeepCover安全微控制器技術手冊

    DeepCover ^?^ 嵌入式安全方案采用多重先進的物理安全機制保護敏感數據,提供最高等級的密鑰存儲安全保護。 DeepCover安全
    的頭像 發表于 05-08 14:15 ?818次閱讀
    MAX32592內置ARM926EJ-S處理器核的DeepCover<b class='flag-5'>安全</b>微控制器技術手冊

    RS485之空調如何保證其更安全高效的防護機制

    RS485之空調如何保證其更安全高效的防護機制
    的頭像 發表于 05-05 16:00 ?1005次閱讀
    RS485之空調如何保證其更<b class='flag-5'>安全</b>高效的防護<b class='flag-5'>機制</b>

    k8s集群安全機制說明

    Kubernetes 作為一個分布式集群的管理工具,保證集群的安全性是其一個重要的任務。API Server 是集群內部各個組件通信的中介, 也是外部控制的入口。所以 Kubernetes 的安全機制基本就是圍繞保護 API S
    的頭像 發表于 04-03 14:09 ?801次閱讀