国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Verilog的塊語句

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-05-18 10:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1. 塊語句有兩種,一種是 begin-end 語句, 通常用來標志()執行的語句;一種是 fork-join 語句,通常用來標志()執行的語句。

答案:順序,并行

解析:

(1)begin_end順序塊,用于將多條語句組成順序塊,語句按順序一條一條執行(除了帶有內嵌延遲控制的非阻塞賦值語句),每條語句的延遲時間是相對于由上一條語句的仿真時間而言;

(2)fork-join并行塊,塊內語句同時執行。

2. 塊語句,下面這段語句中,第 40 時刻上,A、B 的值各是多少?


reg A;reg B;initial begin    fork        begin            A = 1;            #20 A = 0;    #30A=1;            #50 A = 0;        end        begin            B = 1;            #20 B = 0;            #30 B = 1;            #50 B = 0;        end    joinend

答案:A = 0,B = 0

解析:

塊語句有兩種,begin...end 和 fork...join,其中 fork...join 是并行塊,begin...end 是順序執行塊,可以相互嵌套

上面,兩個 begin...end 之間是并行的,而各自 begin...end 內部是順序執行,A 和 B 的賦值邏輯是一樣的,所以要么都是 1,要么都是 0。

按照順序執行,A 前 20 個時間單位是 1,然后持續 30 個時間單位的 0,所以 40 時刻是 0,同理 B 也是 0

8a8e643e-d648-11ec-bce3-dac502259ad0.png

審核編輯 :李倩


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Verilog
    +關注

    關注

    30

    文章

    1374

    瀏覽量

    114520

原文標題:Verilog 的塊語句 fork...join 和 begin...end

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Verilog HDL語法學習筆記

    Verilog HDL 語 言 最 初 是 作為 Gateway Design Automation 公 司 ( Gateway DesignAutomation 公司后來被著名的 Cadence Design Systems 公司收購)模擬器產品開發的硬件建模語言。
    的頭像 發表于 03-04 15:04 ?1795次閱讀
    <b class='flag-5'>Verilog</b> HDL語法學習筆記

    條件的執行語句

    條件執行語句大多在if語句中使用,也在使用關系運算符(<,==,>等) 或者布爾值表達式(,!等)計算復雜表達式時使用。對于包含函數調 用的代碼片段,由于函數返回值會被
    發表于 12-12 08:25

    請問verilog文件開頭部分的@00080000是什么意思?

    請問verilog文件開頭部分的@00080000是什么意思??
    發表于 11-06 08:10

    使用NucleiStudio生成tb仿真需要的.verilog文件

    打開仿真頂層文件tb_top.v,存放在ITCM模塊里面的指令是通過readmemh函數讀入.verilog文件實現的: 下面通過對NucleiStudio IDE進行設置,實現將c
    發表于 11-05 07:07

    芯來e203移植開發分享(二)——仿真文件簡述與itcm固化程序

    ,添加initial語句,使用readmemh語句讀取需要固化的程序.verilog,這需要注意的寬度不一樣。解決方法可以使用腳本修改.verilog文件,或者和tb中一樣暫存一下。
    發表于 10-27 06:04

    使用函數實現三相電機正反轉控制

    在使用西門子S1200PLC,所使用的軟件是博途軟件,在這個軟件里運用了的概念。比如我們常見的組織(OB)、函數(FB)、數據(DB)以及函數FC等。今天我們來具體交流一下這個
    的頭像 發表于 10-15 14:40 ?2711次閱讀
    使用函數<b class='flag-5'>塊</b>實現三相電機正反轉控制

    Unicore標準NEMA語句GSA及說明

    本文介紹和芯星通的NEMA語句說明。
    的頭像 發表于 07-16 11:39 ?681次閱讀
    Unicore標準NEMA<b class='flag-5'>語句</b>GSA及說明

    基礎篇3:掌握Python中的條件語句與循環

    不同的條件執行不同的代碼。Python中的條件語句主要使用if、elif(else if的縮寫)和else關鍵字。 if語句 最簡單的條件語句是if
    發表于 07-03 16:13

    詳解TIA Portal SCL編程語言中的IF語句

    IF 語句是編程中最基本和最重要的控制結構之一,它的主要作用是根據條件決定程序的執行路徑,IF 語句是編程中實現邏輯判斷和決策的基礎。
    的頭像 發表于 05-24 15:01 ?1874次閱讀
    詳解TIA Portal SCL編程語言中的IF<b class='flag-5'>語句</b>

    verilog模塊的調用、任務和函數

    在做模塊劃分時,通常會出現這種情形,某個大的模塊中包含了一個或多個功能子模塊,verilog是通過模塊調用或稱為模塊實例化的方式來實現這些子模塊與高層模塊的連接的.
    的頭像 發表于 05-03 10:29 ?1560次閱讀
    <b class='flag-5'>verilog</b>模塊的調用、任務和函數

    深入理解C語言:C語言循環控制

    在C語言編程中,循環結構是至關重要的,它可以讓程序重復執行特定的代碼,從而提高編程效率。然而,為了避免程序進入無限循環,C語言提供了多種循環控制語句,如break、continue和goto,用于
    的頭像 發表于 04-29 18:49 ?2035次閱讀
    深入理解C語言:C語言循環控制

    組織使用說明

    電子發燒友網站提供《組織使用說明.pdf》資料免費下載
    發表于 04-02 15:29 ?0次下載

    FPGA Verilog HDL語法之編譯預處理

    語句)。Verilog HDL編譯系統通常先對這些特殊的命令進行“預處理”,然后將預處理的結果和源程序一起在進行通常的編譯處理。
    的頭像 發表于 03-27 13:30 ?1434次閱讀
    FPGA <b class='flag-5'>Verilog</b> HDL語法之編譯預處理

    一文詳解Verilog HDL

    Verilog HDL(Hardware Description Language)是一種硬件描述語言,用于從算法級、門級到開關級的多種抽象設計層次的數字系統建模。現實生活中多用于專用集成電路
    的頭像 發表于 03-17 15:17 ?4291次閱讀
    一文詳解<b class='flag-5'>Verilog</b> HDL

    尋找verilog高手,有報酬

    我采集了一電路板正常工作時的數據,基于這些數據我想用EPM7128slc84-15(sys_clk:50Mhz)測試電路板,尋求一位verilog高手,有償
    發表于 03-08 16:31