前言

測試原理

C-V測量廣泛用于測量半導(dǎo)體參數(shù)，研發(fā)端的工程師往往采用C-V測量技術(shù)評估新材料、開發(fā)前的驗(yàn)證評估工作，測試端的工程師會(huì)對一些被動(dòng)元器件和功率器件、對供貨商的材料進(jìn)行資格檢驗(yàn)，檢測工藝參數(shù)。

HIOKI日置C-V測試系統(tǒng)的回路結(jié)構(gòu)圖如下所示，利用LCR表的四端子測試方法，將電壓源負(fù)端與LCR的GUARD端子相連，并由偏置單元施加到被測物兩端。通過交流信號(hào)注入法來獲取不同偏置電壓下的阻抗、相位、電容值、損耗因子等相關(guān)電參數(shù)，并通過PC軟件描繪出特性曲線。

直流電壓偏置電路

測試應(yīng)用

MLCC貼片電容自身的直流偏壓特性（DC Bias Characteristics）—— 在MLCC兩端施加直流電壓時(shí)，直流偏壓對極化機(jī)制的鉗制作用使偶極子的自由翻轉(zhuǎn)變得更加困難，相比未施加直流電壓時(shí)，電壓的升高使得其介電常數(shù)逐漸變小，導(dǎo)致在兩端直流電壓升高的過程中，電容值呈下降趨勢。

大容量的陶瓷電容的標(biāo)稱容值隨著外部直流工作點(diǎn)的變化而明顯地變化（例如DCDC的輸出濾波電容等），故在設(shè)計(jì)電路時(shí)，是需要考慮和計(jì)算驗(yàn)證的。

應(yīng)用②：二極管結(jié)電容

結(jié)電容是二極管的一個(gè)寄生參數(shù)，由內(nèi)部載流子的物理特性而形成的電容效應(yīng)，可以看作是并聯(lián)在二極管上的等效電容。結(jié)電容分為勢壘電容與擴(kuò)散電容構(gòu)成。PN結(jié)外施加正偏電壓時(shí)，結(jié)電容主要是擴(kuò)散電容，PN結(jié)施加反偏電壓時(shí)，結(jié)電容主要是勢壘電容。在高頻的電路設(shè)計(jì)中，往往要根據(jù)實(shí)際情況需要考慮結(jié)電容帶來的影響。

一般MOSFET的Datasheet中與寄生電容相關(guān)的參數(shù)為表中的Ciss、Coss、Crss，這三項(xiàng)是影響開關(guān)特性的重要參數(shù)，廠家將其分類到動(dòng)態(tài)特性（Dynamic Characteristic）中，并標(biāo)注相關(guān)測試條件供工程師參考。上述寄生電容對漏極－源極間電壓VDS具有依賴性，當(dāng)VDS增加時(shí)，C值有下降的趨勢。HIOKI日置的C-V解決方案可以描繪出各寄生參數(shù)關(guān)于VDS的特性曲線。

下面簡單介紹MOSFET的一般動(dòng)作過程：可以簡單的理解為驅(qū)動(dòng)源對MOSFET的輸入電容（主要是柵源極電容Cgs）的充放電過程；當(dāng)Cgs達(dá)到門檻電壓之后，MOS管逐漸導(dǎo)通。隨后Vds開始下降，Id開始爬升，MOS管進(jìn)入飽和區(qū)。但由于米勒效應(yīng)的存在，Vgs會(huì)持續(xù)一段時(shí)間不再上升，盡管Id已經(jīng)達(dá)到峰值，Vds還在繼續(xù)下降，直到米勒電容充滿電，Vgs又回升到驅(qū)動(dòng)電壓的值，此時(shí)Vds徹底歸零，開通結(jié)束。

以上的動(dòng)態(tài)過程影響了MOS的動(dòng)作時(shí)間、驅(qū)動(dòng)能力和開關(guān)損耗等多方面特性，在驅(qū)動(dòng)回路的設(shè)計(jì)中往往要對此進(jìn)行評估和考量。

（圖1）電容等效電路

（圖2）電容與 VDS

圖片來源：https://toshiba-semicon-storage.com/cn/semiconductor/knowledge/faq/mosfet.html

系統(tǒng)構(gòu)成

CN010電壓偏置測試系統(tǒng)由HIOKI日置LCR測試儀/阻抗分析儀、電壓偏置單元、電源及通訊設(shè)備構(gòu)成。具體可參考下文的參數(shù)規(guī)格。

參數(shù)規(guī)格

產(chǎn)品參數(shù)

結(jié)語

電壓偏置測試系統(tǒng)CN010擁有豐富的選件，覆蓋廣泛測試需求的硬件系統(tǒng)，通過整體的性能評價(jià)和預(yù)先驗(yàn)證，為客戶提供可靠準(zhǔn)確的測試方案。同時(shí)，其友好的圖標(biāo)顯示界面以及即時(shí)的數(shù)據(jù)保存，更可以幫助用戶提高開發(fā)效率。