為 ADC 生成采樣時鐘是對干凈（低抖動）時鐘生成要求最苛刻的應用之一。使用嘈雜的時鐘會直接影響數據轉換器準確轉換其接收信號的能力。信噪比 （SNR） 是模數轉換器的一項重要規格，用于量化 ADC 工作的準確程度。以下是將 SNR 與抖動聯系起來的公式：

信噪比 = -20*log（2π*F IN *t J ）; 其中 t J是 RMS 時間抖動，F IN是模擬帶寬。t J （RMS） 是通過在編碼帶寬上對相位噪聲進行積分而獲得的。

我不會重新討論公式的推導，因為它可以在網絡上的其他地方找到。

瑞薩的計時產品組合是業內最大的。為了幫助您找到最適合您需求的部分，瑞薩電子提供了以下圖表。以下是如何使用圖表來確定滿足您需求的正確部分：在 XY 網格上找到與您的用例相對應的點，然后向右移動和/或向上移動到圖表上的下一個實線對角線。您遇到的第一條實線表示瑞薩推薦您首先考慮的設備。為并行和串行輸出 ADC 提供了單獨的圖表。現代串行輸出 ADC 通常需要具有 JESD204x 同步功能，因此對于該圖表，僅填充了支持 JESD204B/C 的時鐘器件（圖 1）。

要探索此處推薦的設備的替代方案，請使用先前提供的公式 ［t J = （10^（SNR/-20））/ （2π*F IN ），但求解 t J ］ 來確定您需要的抖動性能。將t J （作為最大抖動）插入到我們的時鐘發生器產品組合或JESD204B/C 時鐘抖動衰減器產品組合的參數搜索表中。

圖 1. 當由 Renesas JESD204B/C 時鐘發生器提供時鐘時，串行 ADC 的 ENOB 與 FIN

如果您的系統中只有一個轉換器需要時鐘，您最好從下表（圖 2）中選擇一個振蕩器（見虛線），但如果您需要多個時鐘用于附加轉換器（或其他組件） ），選擇時鐘發生器（實線）可能會為您提供更好的服務。

圖 2. 當由 Renesas JESD204B/C 時鐘發生器或振蕩器提供時鐘時，并行 ADC 的 ENOB 與 FIN

審核編輯：郭婷