近日，國(guó)家知識(shí)產(chǎn)權(quán)局官網(wǎng)公開的信息顯示，華為技術(shù)有限公司公開了“一種芯片堆疊封裝及終端設(shè)備”專利。

據(jù)摘要顯示，本公開涉及半導(dǎo)體技術(shù)領(lǐng)域，其能夠在保證供電需求的同時(shí)，解決因采用硅通孔技術(shù)而導(dǎo)致的成本高的問題。

所謂的芯片堆疊技術(shù)，究竟是什么？

“芯片堆疊”這個(gè)詞最近經(jīng)常聽到，在前段時(shí)間蘋果舉行線上發(fā)布會(huì)時(shí)推出了號(hào)稱“史上最強(qiáng)”的 Apple M1 ultra，就是一種采用堆疊思路設(shè)計(jì)的芯片。

M1 ultra 將兩枚 M1 Max 中隱藏的芯片間互連模塊（die－to－die connector）通過(guò)技術(shù)手段整合在一起，蘋果將其稱之為“Ultra Fusion”架構(gòu)，擁有 1 萬(wàn)多個(gè)信號(hào)點(diǎn)，互連帶寬高達(dá) 2.5TB/s，而且延遲、功耗都非常低。

通過(guò)這種方式組合而成的 M1 Ultra，規(guī)格基本上是 M1 Max 的翻倍。同樣是采用了 5nm 制造工藝，但 M1 Ultra 的晶體管數(shù)量卻高達(dá) 1140 億個(gè)，統(tǒng)一內(nèi)存最高達(dá)到 128GB，總帶寬 800GB/s。

據(jù)了解，堆疊技術(shù)也可以叫做 3D 堆疊技術(shù)，是利用堆疊技術(shù)或通過(guò)互連和其他微加工技術(shù)在芯片或結(jié)構(gòu)的 Z 軸方向上形成三維集成，信號(hào)連接以及晶圓級(jí)，芯片級(jí)和硅蓋封裝具有不同的功能，針對(duì)包裝和可靠性技術(shù)的三維堆疊處理技術(shù)。

該技術(shù)用于微系統(tǒng)集成，是在片上系統(tǒng)（SOC）和多芯片模塊（MCM）之后開發(fā)的先進(jìn)的系統(tǒng)級(jí)封裝制造技術(shù)。

在傳統(tǒng)的 SiP 封裝系統(tǒng)中，任何芯片堆棧都可以稱為 3D，因?yàn)樵?Z 軸上功能和信號(hào)都有擴(kuò)展，無(wú)論堆棧位于 IC 內(nèi)部還是外部。

目前，3D 芯片技術(shù)的類別包括：基于芯片堆疊的 3D 技術(shù)，基于有源 TSV 的 3D 技術(shù)，基于無(wú)源 TSV 的 3D 技術(shù)，以及基于芯片制造的 3D 技術(shù)。

值得一提的是，去年華為就曾被曝出“雙芯疊加”專利，這種方式可以讓 14nm 芯片經(jīng)過(guò)優(yōu)化后比肩 7nm 性能。但當(dāng)時(shí)曝光的這種通過(guò)堆疊的方式與蘋果的“Ultra Fusion”架構(gòu)還是有所不同。

也許有很多人理解雙芯片堆疊是指將兩顆獨(dú)立芯片進(jìn)行物理堆疊的方式去實(shí)現(xiàn)性能突破，其實(shí)這是非常嚴(yán)重的錯(cuò)誤，如果單單依靠物理堆疊，那么會(huì)有非常多的弊端無(wú)法解決。

例如兼容性，穩(wěn)定性，發(fā)熱控制這些都是沒法通過(guò)物理堆疊來(lái)解決問題的，在設(shè)計(jì)思路上面就會(huì)走上歧路，得不償失也毫無(wú)意義。

雙芯疊加層級(jí)運(yùn)用于設(shè)計(jì)和生產(chǎn)初期，也就是說(shuō)在設(shè)計(jì)過(guò)程中將原來(lái)的一顆芯片設(shè)計(jì)成雙層芯片然后利用自己獨(dú)特的技術(shù)，來(lái)將這兩層芯片封裝在一顆芯片中，通過(guò)同步信號(hào)方式與一些其他方法就可以激活雙層芯片共同發(fā)力，從而實(shí)現(xiàn)芯片性能突破。

所以說(shuō)一個(gè)物理層堆疊，一個(gè)設(shè)計(jì)之初就開始改變?cè)O(shè)計(jì)思路，這是完全不同的兩個(gè)方式。

因此，雖然同樣是指雙芯片組合成單個(gè)主芯片，但蘋果與華為可以說(shuō)是兩種截然不同的方式。無(wú)論如何，雙芯片組合帶來(lái)的結(jié)果必然是 1＋1＞1，但不一定等于 2。

當(dāng)然，無(wú)論是華為的雙芯疊加技術(shù)還是蘋果的 Ultra Fusion 架構(gòu)，在當(dāng)前芯片工藝水平發(fā)展接近極限的情況下，“雙芯堆疊”設(shè)計(jì)的方式不失為一種好的選擇。

從理論上來(lái)說(shuō)，兩顆芯片可以將任務(wù)分工處理，形成更強(qiáng)的運(yùn)行效率，而其中重點(diǎn)所需要解決的，無(wú)非就是功耗、信號(hào)同步、數(shù)據(jù)流協(xié)同處理等方面的問題。

在前不久舉辦的華為 2021 年業(yè)績(jī)發(fā)布會(huì)上，華為輪值董事長(zhǎng)郭平表態(tài)稱，未來(lái)華為可能會(huì)采用多核結(jié)構(gòu)的芯片設(shè)計(jì)方案，以提升性能。

同時(shí)，采用面積換性能，用堆疊換性能，使得不那么先進(jìn)的工藝也能持續(xù)讓華為在未來(lái)的產(chǎn)品里面，能夠具有競(jìng)爭(zhēng)力。

在去年 12 月，華為公司還投資 6 億元成立了一家電子制造的全資子——華為精密制造有限公司，經(jīng)營(yíng)范圍為光通信設(shè)備制造，光電子器件制造，電子元器件制造和半導(dǎo)體分立器件制造。

當(dāng)時(shí)就有內(nèi)部人士稱，該公司具備一定規(guī)模的量產(chǎn)和小批量試制（能力），但主要用于滿足自有產(chǎn)品的系統(tǒng)集成需求。

“不生產(chǎn)芯片，主要是部分核心器件、模組、部件的精密制造。”同時(shí)，經(jīng)營(yíng)范圍中提及的“半導(dǎo)體分立器件”主要是分立器件的封裝、測(cè)試。如此來(lái)看，華為對(duì)于芯片堆疊路線早有清晰的規(guī)劃，或許已經(jīng)投入制造環(huán)節(jié)。

此外，從華為將海思列為了一級(jí)部門的重大業(yè)務(wù)架構(gòu)調(diào)整來(lái)看，這預(yù)示著其戰(zhàn)略重心的重新配置。

在過(guò)去相當(dāng)長(zhǎng)的一段時(shí)間里，海思只是華為 2012 實(shí)驗(yàn)室下面的一個(gè)部門，最高端的產(chǎn)品也都是自用。

現(xiàn)在，華為將海思列為一級(jí)業(yè)務(wù)部門，在很大程度上預(yù)示著，未來(lái)華為的芯片產(chǎn)品，將從“部分商用”調(diào)整為“全面商用”，華為也將繼續(xù)加大在芯片領(lǐng)域的人才投入和技術(shù)投入。

審核編輯 ：李倩