国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

基于Vitis HLS的加速圖像處理

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-02-16 16:21 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1、unified2020.1
linux ubuntu18.04.2

推薦文檔鏈接:
https://xilinx.github.io/Vitis_Libraries/vision/2020.1/overview.html#hls...
https://forums.xilinx.com/t5/High-Level-Synthesis-HLS/Using-Vitis-Vision...
https://github.com/Xilinx/Vitis_Libraries
Vitis Vision庫是OpenCV和Vision功能的加速庫,可在Vitis環境中使用,這些庫的L1目錄是示例設計。為了適應各種用戶環境,從2020.1版本開始,Xilinx不再使用Vivado / Vitis工具提供預安裝的OpenCV版本。盡管Vitis_hls編譯Vision庫不需要OpenCV,但是用戶測試驗證使用時OpenCV。

2、linux下安裝opencv(opencv-3.4.12)
鏈接:https://opencv.org/releases/
sudo apt-get install build-essential
sudo apt-get install cmake git libgtk2.0-dev pkg-config libavcodec-dev libavformat-dev libswscale-dev libjpeg.dev libtiff4.dev
unzip opencv-3.4.12.zip
cd opencv-3.4.12
mkdir build
cd build
cmake -DCMAKE_BUILD_TYPE=Release -DOPENCV_GENERATE_PKGCONFIG=ON -DCMAKE_INSTALL_PREFIX=/usr/local …
make -j8
sudo make install

ldconfig -p |grep opencv
sudo ldconfig -v
qt中測試,報錯 failed to load module “canberra-gtk-module”
sudo apt-get install libcanberra-gtk-module

3、在vitis library中 每個類別提供三種代碼
L1:最低級的代碼,旨在用高級綜合工具綜合后,可以在Vitis(邏輯)中實現這些功能,或將其用作新IP開發的一部分。
L2:中間級可以在Vitis中實現功能(邏輯)。不太懂也不關心!
L3:最高級提供了由多個加速內核創建的應用程序。不太懂也不關心!

4、在linux系統中測試
(1)復制L1/examples中的sobelfilter
(2)將build文件復制到文件夾(xf_config_params.h)這個文件存放的是濾波器的參數
(3)在data中輔助一個128x128的png圖像
(4)配置hls運行前的環境

source /settings64.sh

export OPENCV_INCLUDE=

export OPENCV_LIB=

export LD_LIBRARY_PATH=$LD_LIBRARY_PATH:

(5)在此終端打開vitis_hls
(6)新建hls工程
(7)添加源文件中所需的.cpp 和.h 并且在cflags中添加

-I
-std=c++0x(其他調用的.h文件的路徑,否則將頭文件復制到一個文件夾)

pYYBAGIMpwuAc9UmAADrfB2ykoA971.png

(8)在tb的cflags中添加

-I
-std=c++0x -I
(其他調用的.h文件的路徑,否則將頭文件復制到一個文件夾)

pYYBAGIMpw2AHjKZAAE0vQHNAl4672.png

(9)在連接器 (linker flags)中添加

-L
-lopencv_core -lopencv_imgcodecs -lopencv_imgproc

(10)在輸入(input arguments)中輸入圖片名稱
(11)保存

5、點擊綜合

poYBAGIMpw-AITWhAAG1CG9beLU462.png

6、點擊仿真

pYYBAGIMpxCABtm7AAE9t5LS-G0135.png

7、實驗現象

pYYBAGIMpxGAKJ3wAAFETYgmib0808.png

8、協同仿真

poYBAGIMpxOAJiuVAADPoO7VQFY638.png

9、信號太多,挑模塊的輸入輸出即可,否則除非內存很大,不然會卡死。

輸入數據

pYYBAGIMpxSAB2wjAARKrLzrrEI915.png

輸出數據

poYBAGIMpxaAQzk5AARSoBV0EnU897.png
審核編輯:符乾江
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 圖像處理
    +關注

    關注

    29

    文章

    1342

    瀏覽量

    59509
  • Vitis
    +關注

    關注

    0

    文章

    157

    瀏覽量

    8347
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    HLS設計中的BRAM使用優勢

    高層次綜合(HLS)是一種將高級編程語言(如C、C++或SystemC)轉換為硬件描述語言(HDL)的設計方法。在FPGA設計中,設計者可以靈活地利用FPGA內部的資源,如塊RAM(BRAM)。雖然
    的頭像 發表于 01-28 14:36 ?244次閱讀

    通過vivado HLS設計一個FIR低通濾波器

    Vivado HLS是一款強大的高層次綜合工具,可將C/C++代碼轉換為硬件描述語言(HDL),顯著提升FPGA開發效率。
    的頭像 發表于 01-20 16:19 ?305次閱讀
    通過vivado <b class='flag-5'>HLS</b>設計一個FIR低通濾波器

    基于Vitis Model Composer完成全流程AI Engine開發

    基于Vitis Model Composer進行AI Engine(AIE)開發,核心優勢體現在AIE專屬優化、開發流程簡化、靈活的適配性、高效驗證及量產適配等方面。
    的頭像 發表于 12-31 11:20 ?6027次閱讀
    基于<b class='flag-5'>Vitis</b> Model Composer完成全流程AI Engine開發

    如何在AMD Vitis Unified IDE中使用系統設備樹

    您將在這篇博客中了解系統設備樹 (SDT) 以及如何在 AMD Vitis Unified IDE 中使用 SDT 維護來自 XSA 的硬件元數據。本文還講述了如何對 SDT 進行操作,以便在 Vitis Unified IDE 中實現更靈活的使用場景。
    的頭像 發表于 11-18 11:13 ?3113次閱讀
    如何在AMD <b class='flag-5'>Vitis</b> Unified IDE中使用系統設備樹

    AMD Vitis AI 5.1測試版現已開放下載

    AMD Vitis AI 5.1全新發布——新增了對 AMD Versal AI Edge 系列神經網絡處理單元( NPU )的支持。Vitis AI 包含優化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺上實現可
    的頭像 發表于 11-08 09:24 ?1307次閱讀

    AMD Vitis AI 5.1測試版發布

    AMD Vitis AI 5.1全新發布——新增了對 AMD Versal AI Edge 系列神經網絡處理單元 (NPU) 的支持。Vitis AI 包含優化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺上實現可
    的頭像 發表于 10-31 12:46 ?792次閱讀

    蜂鳥處理器+OV5640攝像頭模塊開發

    本隊伍編號CICC3042,本文重點介紹蜂鳥處理器和OV5640模塊的結合方式、OV5640的窗口調節,以及圖像的resize方法,試圖以一種簡單快速的方式得到令人滿意的OV5640的輸出圖像,為
    發表于 10-31 07:59

    數據預處理軟核加速模塊設計

    數據拼接操作,其預處理模塊結構框圖如下圖 模塊最后得到的信號為ddr_q、ddr_clk和ddr_wrreq。ddr_q是并行128bits圖像數據,ddr_clk是RAM的出口時鐘,同時引出作為下一模塊的數據時鐘,ddr_wrreq置高時代表有效數據。
    發表于 10-29 08:09

    慧視光電——全棧圖像處理板供應商

    隨著AI日益滲透到各行各業,作為支撐平臺的圖像處理板日益成為人們關注的焦點,由于原來的系統集成商或一級配套單位不具備或者不完全具備圖像處理案板的整體研發整理,因此全棧
    的頭像 發表于 10-23 18:02 ?554次閱讀
    慧視光電——全棧<b class='flag-5'>圖像</b><b class='flag-5'>處理</b>板供應商

    如何在Unified IDE中創建視覺庫HLS組件

    最近我們分享了開發者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統 IDE)和開發者分享|AMD Vitis
    的頭像 發表于 07-02 10:55 ?1440次閱讀
    如何在Unified IDE中創建視覺庫<b class='flag-5'>HLS</b>組件

    使用AMD Vitis Unified IDE創建HLS組件

    這篇文章在開發者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統 IDE) 的基礎上撰寫,但使用的是 AMD Vitis Unifie
    的頭像 發表于 06-20 10:06 ?2329次閱讀
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE創建<b class='flag-5'>HLS</b>組件

    如何使用AMD Vitis HLS創建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來創建一個 HLS IP,通過 AXI4 接口從存儲器讀取數據、執行簡單的數學運算,然后將數據寫回存儲器。接著會在 AMD Vivado Design Suite 設計中使用此
    的頭像 發表于 06-13 09:50 ?1865次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b> <b class='flag-5'>HLS</b>創建<b class='flag-5'>HLS</b> IP

    基于LockAI視覺識別模塊:C++使用圖像的統計信息

    圖像處理中,統計信息可以幫助我們了解圖像的特性,例如區域內的像素分布、顏色轉換以及特定區域的分析。本文將介紹基于LockAI視覺識別模塊如何提取興趣區域(ROI)、轉換顏色通道、計算均值和標準差
    發表于 05-08 10:31

    Vivado HLS設計流程

    為了盡快把新產品推向市場,數字系統的設計者需要考慮如何加速設計開發的周期。設計加速主要可以從“設計的重用”和“抽象層級的提升”這兩個方面來考慮。Xilinx 推出的 Vivado HLS 工具可以
    的頭像 發表于 04-16 10:43 ?1622次閱讀
    Vivado <b class='flag-5'>HLS</b>設計流程