ATE（Automatic Test Equipment）測試機在半導體領域是指檢驗IC（集成電路）功能完整性的設備，隨著工藝制程逐漸精進，單位芯片面積內容納的晶體管數量也與日俱增，芯片復雜度及集成度指數級增長，芯片測試在設計、開發、制造和封裝環節的重要性更加凸顯，尤其是在芯片設計和開發階段，高可靠性測試能夠極大地規避流片失敗對企業人力和物力造成的巨大創傷。

作為全球著名的ATE測試機供應商，泰瑞達（Teradyne）的半導體測試產品專用于滿足獨立集成電路、片上系統和系統級封裝設備開發人員和制造商的需求，領域涉及汽車、工業、通信、消費者、智能手機、計算機和電子游戲應用等。

近日，電子發燒友記者和泰瑞達中國區銷售副總經理黃飛鴻圍繞泰瑞達Ultra FLEX plus SoC 設備測試平臺以及ATE測試機后續發展趨勢進行了深入交流，在摩爾定律持續精進的情況下，ATE測試機又會迎來哪些顯著的變化。

根據SEMI發布的統計數據，2020年全球半導體設備市場規模達711.9億美元，同比增長19.15%。其中，半導體測試設備市場規模達60.1億美元，同比增長19.72%。按照SEMI的預測數據，2022年全球半導體測試設備市場規模預計將超過80億美元。從2020年的統計情況來看，在測試機、分選機和探針臺三類測試設備中，測試機仍占據較大份額，占比達到63.1%。

黃飛鴻表示，“2020年之后芯片代工制程已經進入5nm，未來將持續進入3nm、2nm，給ATE測試機帶來很大的挑戰，芯片內晶體管數量的增長速度超過本身可測試設計的技術。同時，芯片的生命周期越來越短，消費類芯片的迭代周期已經縮短至1年，甚至是AI芯片和AP高復雜度芯片也開始逐年迭代。這些都是復雜性因素，因此我們將這個時代定義為復雜性時代。”

復雜性時代第一個顯著變化是測試時間的增長，根據黃飛鴻的描述，如下圖2所示，藍色線條是大數字芯片，能夠看出當前的測試時間相較于2015年已經增長了2.5倍，后續可能達到3倍以上的測試時間。

而從圖3能夠看出，以前在模擬和射頻芯片里面，測試時間所占比重很大的是模擬測試，而現在隨著工藝越來越先進，Trim測試這項額外多出來的測試所占的時間比重越來越高。

復雜性時代第二個顯著的挑戰是每顆芯片的裸片尺寸是不斷增加的，與之相對應的裸片失效的概率也在增加，導致每一片晶圓第一次量產的良率都不高，部分芯片的初次良率已經跌破10%。因此，隨著晶體管數量的增加，滿足最低質量標準所需的故障覆蓋率也成為了一個巨大的挑戰。與此同時，各行業對芯片的要求卻越來越高。

黃飛鴻特別強調，復雜性時代對測試機的要求是，測試一定要測的準，為管理測試成本，面對測試時間增加，測試單元必須更效率。

為了幫助AI 和 5G 網絡等行業提升測試效率，泰瑞達基于UltraFLEX和IG-XL平臺方案的成功經驗推出了UltraFLEX plus。根據黃飛鴻的介紹，目前UltraFLEX在全球已經有接近6000套的裝機量，而IG-XL平臺方案在截止到2020年Q3的統計數據顯示已經裝機接近1.4萬套，泰瑞達培養了超過1萬名IG-XL程序開發人員，該代碼庫已部署在全球超過 92% 的 IC 制造商中，過去6年之中，每年全球芯片行業評比中，IG-XL連續六年被評為使用率NO.1的軟件。基于統一的軟件平臺，UltraFLEX plus能夠與UltraFLEX無縫兼容，可以極大地提升測試工程師的測試效率。

在談到產品優勢時黃飛鴻講到，UltraFLEX plus能夠將IC量產所需的測試單元數量減少了 15%-50%，進而提高生產效率。對于設計公司而言，意味著更短的時間內能夠測出更多的芯片；對于下游工廠來說，可能只需要買一臺設備產出率便等同于原來1.5臺設備。

能夠做到如此顯著的測試效率提升主要源自UltraFLEX plus上的三大創新。

首先，UltraFLEX plus引入了創新的PACE運行架構，以最小的工程量創造出最高的測試單元產能，如下圖5所示，PACE是并發先進指令集架構，每個板卡上面都有自己的CPU可以獨立運算，得益于分布式多控制器 (DMC) 計算架構，以及板卡硬件數據帶寬的提高，使得測試效率顯著提升。

其次，UltraFLEX Plus有Q6到Q12到Q24三種不同的機臺配置，并采用全新一代數字板卡，包括下一代數字板卡UltraPin2200，新一代用于核心電源供電的板卡UVS64，高密度、高靈活性的通用電源板卡UVS256-HP以及下一代高密度模擬板卡UltraPAC300等。其中，Q24最多可以容納12288個數字通道，滿足市面上幾乎所有的需求，更大的測試頭能夠打造更多測試工位，且可以降低測試臺的PCB層數，明顯改善電源完整性或者信號完整性等關鍵性能，擁有更好的測試經濟性和測試效率。

第三，UltraFLEX Plus上面的Broadside應用接口簡化了DIB路由，并改善工位間結果一致性，從而加快上市時間。與傳統的ATE相比，Broadside DIB結構，將板卡較原先結構旋轉了90度，因此板卡的資源，能夠向芯片區域并行傳送。這意味著每個工位，都能夠獲得與之匹配的信號傳輸路徑。通過簡化原本復雜的 DIB布局，實現更快的上市時間、更多的工位數和更高的PCB良率。

面向未來，黃飛鴻表示，今年4nm已經逐漸開始放量，未來馬上會引來3nm和2nm，對測試設備提出的要求有兩項：其一，更高的數據率下面如何保證采樣的精度；其二，單芯片集成的晶體管密度指數級增長，掃描量可能超過1G，對單通道下面能存儲的向量深度提出了更高要求。UltraFLEX plus的掃描量深度最大可以容納19.2G，目前來看能夠滿足3nm和2nm需求。