未來已來，只是尚未流行。

EDA，三個簡單字母卻代表著解決芯片設計重重障礙的底層技術，一端連接著創新嚴謹的芯片開發者，另一端則連接著日新月異的數字世界。

當我們在談論EDA時，我們在談論什么

在EDA出現之前，開發者必須手工完成集成電路的設計、布線等工作，而后工業界開始使用幾何學方法來制造用于電路光繪的膠帶。從20世紀60年代中期開始，業界先后出現包括通過幾何軟件生成單色曝光圖像圖形化工具，第一個自動化的電路布局和布線工具，這些工具奏響了EDA發展的序曲。1970年代中期起，開發人員嘗試將整個設計過程自動化，而不僅僅滿足于自動完成掩膜草圖。而從80年代開始，隨著VHDL、Verilog、以及仿真器的出現，芯片設計仿真和可執行的設計有了其規范化的硬件描述語言和標準。

1986年，Aart de Geus博士發明了自己的邏輯綜合技術，以取代手動化設計過程。利用這種新工具，可以在幾分鐘或幾小時內完成以前需要數周才能完成的設計工作，而且成果更佳，這“徹底改變了數字設計的概念”。

EDA工具讓芯片功能開發與具體物理實現逐漸剝離開，芯片架構師與數字電路設計工程師不再需要關注晶體管在物理實現時的很多細節。單元庫、硬件描述語言和硅IP的出現，讓工程師可以用抽象化的高級語言設計芯片，通過邏輯綜合工具把抽象化設計轉換成實際的邏輯電路連接組合。這直接加速了芯片開發的進程，使大規模芯片開發變為可能，讓人類有機會設計出包含數百億個晶體管的復雜芯片。

邏輯綜合：劃時代的EDA工具

邏輯綜合對于EDA設計領域來說是一個偉大的成就，能夠把描述RTL級的HDL語言翻譯成GTECH，然后再優化和映射成工藝相關的門級網表，作為輸入給自動布局布線工具生成GDSII文件用于芯片制造。例如，1986年推出的邏輯綜合工具Design Compiler，得到全球幾乎所有的芯片供應商、IP供應商和庫供應商的支持和應用，到九十年代中期，Design Compiler已經成為RTL邏輯綜合的事實標準，讓開發者的生產力提高至10倍。

Design Compiler作為業界歷史最悠久的設計實現工具，經過30年的不斷發展和技術積累，該邏輯綜合工具提供最可靠設計實現優化和性能結果，是目前業界使用最為廣泛的ASIC設計實現工具，為當今極度復雜的前沿設計提供了有力支持，能夠滿足了諸如人工智能（AI）、云計算、5G和自動駕駛等半導體市場對更小體積、更高性能、更低功耗的芯片需求，以及對研發周期越來越高的要求。

EDA公司并未止步于一時的技術領先，而是前瞻性地預判到行業未來的發展趨勢和市場需求，持續對邏輯綜合工具進行研發投資，帶來一次次突破性的創新綜合技術。例如加入物理綜合，即在綜合前加入版圖的布局規劃信息，然后調用庫信息和約束條件，生成帶有布局信息的門級設計結果，進一步提高了綜合與布局布線結果的相關一致性，不僅可以更精準地估算連線延時，還可以預測布線擁堵情況并進行相應優化。

摩爾定律放緩，EDA的“破局之道”

隨著摩爾定律放緩，半導體產業開始采用新架構，硬件層面出現一些根本的變化。單個巨大芯片的設計方法開始由多個芯片取代，其中每個芯片都有特定的作用，并使用非常密集的全新集成技術封裝到一起。

在這個半導體設計的新時代，摩爾定律推動規模復雜性不斷提高，而且各種技術全面融合在單個包裝內提高了系統復雜性。Aart de Geus博士將半導體增長的這個新階段定義為SysMoore時代。SysMoore融合了摩爾定律的持續優勢和系統性集成的新優勢。面對新時代的復雜挑戰，EDA工具從硅片層面、器件層面、芯片層面、系統層面、軟件層面都開展關鍵創新，旨在實現更高的設計效率，提供更有競爭力的產品。

當下， EDA工具進入2.0時代，其未來的發展著重在兩個大的方向，一是應用目前豐富的算力，提高并行和分布式處理能力，提升設計效率；二是更多的應用AI技術，促進設計的探索自動化，減少可替代的人工努力，解放工程師資源到更具創造性的工作。

“易用”與“強大”的拉鋸戰

數字時代，瞬息萬變。人工智能、汽車電子、5G等全新技術與應用對高質量芯片需求激增，不斷推動集成電路產業的創新與壯大。同時，汽車、超大規模數據中心等領域的大型系統級公司正紛紛將芯片研發納入公司整體業務和差異化戰略，試圖在時代的浪潮中分得一杯羹。

芯片應用范圍隨之不斷擴展，不同設計需求將長期共存。對此，新思科技全球資深副總裁葛群兼中國董事長提出，要為開發者提供像“美圖秀秀”和“Photoshop”一樣不同類型的集成電路設計工具，以滿足更多元化的工程需求。家電等終端產品所使用的芯片功能簡單，性能要求也不高，相對簡單的“美圖秀秀”便可滿足其設計需求；而像CPU、GPU等追求極致功能SoC，集成度要求則越來越高，需要最先進的工藝，則需要更為專業的“Photoshop”。

同時，由于數字社會中芯片的需求量激增，未來使用“美圖秀秀”類EDA工具進行芯片設計的場景會更多，市場潛力也會更大。因此，使芯片設計變得像用“美圖秀秀”做圖一樣簡單，而不是維持在原來只有少數人才能掌握的專業“Photoshop”是半導體技術發展的前景，亦是新思一直以來的期待。

未來不是一場零和博弈

一般一款芯片的設計周期是一至兩年，而一個EDA點工具的開發周期就需要3年，平臺型工具更至少需要5年的開發時間。國際領先EDA公司的發展歷程無不例外，都是從點工具入場，通過長期研發投入和不斷并購，歷時30多年新思才構建起了如今陣列完整的EDA工具庫。這對于我們中國EDA的本土化發展頗具借鑒意義——先從單個點工具切入，再循序漸進到整個套件和平臺。這不可能一蹴而就，必然是一個漸進的過程。

在當前國內國際雙循環相互促進的新發展格局下，國際領先EDA公司在多數場景中都將是本土EDA廠商的合作伙伴，而非競爭對手。在本土公司尚不能構建起完整芯片開發環境前，本土供應鏈更可行的方式是與國際化頭部企業加強合作，利用新興的人工智能和云計算的技術，結合當前EDA頭部企業的優勢產品，發揮本土公司特色，為中國芯片行業發展鋪平道路。

作為數字經濟的“底座科技”，EDA從最初作為輸入與仿真的工具確保芯片的正確設計、到通過優化與映射確保芯片設計的最佳性能、再到如今不斷提升自主化和智能化來引領芯片設計，正通過自身的不斷演進和迭代升級，為數字經濟時代提供源源不斷的動力。

原文標題：當我們在談論數字經濟，我們在談論EDA

文章出處：【微信公眾號：新思科技】歡迎添加關注！文章轉載請注明出處。