国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

從三個方面闡述Cache

Linux閱碼場 ? 來源:Linux閱碼場 ? 作者:甄建勇 ? 2021-11-21 11:09 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

關于cache,大概可以從三個方面進行闡述:內存到cache的映射方式,cache的寫策略,cache的替換策略。

映射方式

內存到cache的映射方式,大致可以分為三種,分別是:直接映射(directmapped),全相連(fullyassociative),組相連(setassociative)。

為了便于理解,現在假設一個例子,比如咱們的內存只有16bytes,而cache只有4bytes(cacheline是1byte),那么對于分別采用三種不同的映射方式,會是什么情況呢?如下圖所示:

(direct mapped:直接映射 ; fully associative:全相連 ;set associative:組相連)

(1)directmapped

對于directmapped(直接映射),為了便于數據查找,一般規定內存數據只能置于緩存的特定區域。對于直接匹配緩存,每一個內存塊地址都可通過模運算對應到一個唯一緩存塊上。注意這是一個多對一匹配:多個內存塊地址須共享一個緩存區域。

對于咱們這個例子來說,內存的0地址只能映射到cache的第0個(0%4=0)cacheline,內存的1地址只能映射到cache的第1個(1%4=1)cacheline,內存的2地址只能映射到cache的第2個(2%4=2)cacheline,內存的3地址只能映射到cache的第3個(3%4=3)cacheline,內存的4地址只能映射到cache的第0個(4%4=0)cacheline,。。。。。。如此循環下去。

所以如果采用directmapped的話,core在訪問cache時,根據TLB處理之后的物理地址,進行取模(%)運算,就可以直接確定其cache的位置,由于一個cacheline可能對應不同的內存地址(具有相同模運算結果的內存),然后將物理地址的tag部分與cache的tag部分進行一次比較,就可以確定是cache hit,還是cachemiss。

directmapped的特點是,邏輯簡單,延遲短(只進行一次比較),但命中率低。

(2)fullyassociative

對于fullyassociative(全相連),這種方式,內存中的數據塊可以被放置到cache的任意區域。這種相聯完全免去了索引的使用,而直接通過在整個緩存空間上匹配標簽進行查找。

對于咱們的這個例子來說,內存的某個地址,可以映射到cache的任意個cacheline。內存的0地址能映射到cache的第0個cacheline,也可以映射到第1個cacheline,也可以映射到第2個cache line,也可以映射到第3個cacheline。

所以如果采用fullyassociative的話,core在訪問cache時,根據TLB處理之后的物理地址,要依次和所有的cacheline的tag進行比較。

fullyassociative的特點是:控制復雜,查找造成的電路延遲最長,因此僅在特殊場合,如緩存極小時,才會使用,命中率較高。

(3)setassociative

set associative(組相連)是directmapped 和fully associative兩種方式的一個折中。

對于咱們這個例子來說,我們將4個cacheline分成了兩組,內存的0地址只能映射到cache的第0個組(0%2=0),但是在組內是任意的,既可以映射到組內的第0個cacheline,也可以映射到第1個cacheline。內存的1地址只能映射到cache的第1個組(1%2=1),但是在組內也是任意的,既可以映射到組內的第0個cacheline,也可以映射到第1個cacheline。內存的2地址只能映射到cache的第0個組(2%2=0),但是在組內也是任意的,既可以映射到組內的第0個cacheline,也可以映射到第1個cacheline,。。。。。。。依次類推。

所以,如果采用setassociative的話,core在訪問cache時,根據TLB處理之后的物理地址,先將物理地址取模,得到其可能的cache的組,然后再依次與組內的所有cacheline的tag進行比較,確定是cache hit還是cachemiss。

setassociative是折中方案,所以其特點就是集directmapped 和fully associative之所長。是一個平衡方案。

咱們這個例子是2 way setassociative,即兩路組相連,所謂的兩路,是指每個cache組內的cacheline的數目,不是分組的數目。比如是4路組相連,指的是每個cache組內有4個cacheline。

對于直接映射,由于緩存字節數和緩存塊數均為2的冪,上述運算可以由硬件通過移位極快地完成。直接匹配緩存盡管在電路邏輯上十分簡單,但是存在顯著的沖突問題。由于多個不同的內存塊僅共享一個緩存塊,一旦發生緩存失效就必須將緩存塊的當前內容清除出去。這種做法不但因為頻繁的更換緩存內容造成了大量延遲,而且未能有效利用程序運行期所具有的時間局部性。

組相聯(SetAssociativity)是解決這一問題的主要辦法。使用組相聯的緩存把存儲空間組織成多個組,每個組有若干數據塊。通過建立內存數據和組索引的對應關系,一個內存塊可以被載入到對應組內的任一數據塊上。

直接映射可以認為是單路組相聯。經驗規則表明,在緩存小于128KB時,欲達到相同失效率,一個雙路組相聯緩存僅需相當于直接匹配緩存一半的存儲空間。

為了和下級存儲(如內存)保持數據一致性,就必須把數據更新適時傳播下去。這種傳播通過回寫來完成。

寫策略

一般有兩種回寫策略:寫回(Writeback)和寫通(Writethrough)。

寫回是指,僅當一個緩存塊需要被替換回內存時,才將其內容寫入內存。如果緩存命中,則總是不用更新內存。為了減少內存寫操作,緩存塊通常還設有一個臟位(dirtybit),用以標識該塊在被載入之后是否發生過更新。如果一個緩存塊在被置換回內存之前從未被寫入過,則可以免去回寫操作。

寫回的優點是節省了大量的寫操作。這主要是因為,對一個數據塊內不同單元的更新僅需一次寫操作即可完成。這種內存帶寬上的節省進一步降低了能耗,因此頗適用于嵌入式系統

寫通是指,每當緩存接收到寫數據指令,都直接將數據寫回到內存。如果此數據地址也在緩存中,則必須同時更新緩存。由于這種設計會引發造成大量寫內存操作,有必要設置一個緩沖來減少硬件沖突。這個緩沖稱作寫緩沖器(Writebuffer),通常不超過4個緩存塊大小。不過,出于同樣的目的,寫緩沖器也可以用于寫回型緩存。

寫通較寫回易于實現,并且能更簡單地維持數據一致性。

當發生寫失效時,緩存可有兩種處理策略,分別稱為分配寫(Writeallocate)和非分配寫(No-writeallocate)。

分配寫是指,先如處理讀失效一樣,將所需數據讀入緩存,然后再將數據寫到被讀入的單元。非分配寫則總是直接將數據寫回內存。

設計緩存時可以使用回寫策略和分配策略的任意組合。對于不同組合,發生數據寫操作時的行為也有所不同。

對于組相聯緩存,當一個組的全部緩存塊都被占滿后,如果再次發生緩存失效,就必須選擇一個緩存塊來替換掉。存在多種策略決定哪個塊被替換。

替換策略

顯然,最理想的替換塊應當是距下一次被訪問最晚的那個。這種理想策略無法真正實現,但它為設計其他策略提供了方向。

先進先出算法(FIFO)替換掉進入組內時間最長的緩存塊。最久未使用算法(LRU)則跟蹤各個緩存塊的使用狀況,并根據統計比較出哪個塊已經最長時間未被訪問。對于2路以上相聯,這個算法的時間代價會非常高。

對最久未使用算法的一個近似是非最近使用(NMRU)。這個算法僅記錄哪一個緩存塊是最近被使用的。在替換時,會隨機替換掉任何一個其他的塊。故稱非最近使用。相比于LRU,這種算法僅需硬件為每一個緩存塊增加一個使用位(usebit)即可。

此外,也可使用純粹的隨機替換法。測試表明完全隨機替換的性能近似于LRU。

責任編輯:haq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 內存
    +關注

    關注

    9

    文章

    3210

    瀏覽量

    76361
  • Cache
    +關注

    關注

    0

    文章

    130

    瀏覽量

    29707

原文標題:甄建勇:五分鐘搞定Cache(上)

文章出處:【微信號:LinuxDev,微信公眾號:Linux閱碼場】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    解析碳化硅MOS管在型號替換背后存在的三個主要差異

    碳化硅MOS管為什么不能簡單根據型號直接替代?參數匹配到系統驗證主要有三個差異。當工程師看到一份標注著“耐壓1200V、電流33A、導通電阻60mΩ”的產品規格書時,第一反應往往是尋找參數相同
    的頭像 發表于 02-28 10:50 ?384次閱讀

    駿馬奔騰,芯向未來:SiC功率器件的“三個必然”與丙午馬年的產業躍遷

    駿馬奔騰,芯向未來:SiC功率器件的“三個必然”與丙午馬年的產業躍遷 日期: 2026年 丙午馬年 除夕 主題: 傾佳電子楊茜“三個必然”戰略論斷與基本半導體碳化硅技術的產業替代邏輯 關鍵詞
    的頭像 發表于 02-15 10:33 ?42次閱讀
    駿馬奔騰,芯向未來:SiC功率器件的“<b class='flag-5'>三個</b>必然”與丙午馬年的產業躍遷

    altium designer 如何畫短路兩或者三個網絡的封裝?

    如何我畫了一天線,有3引腳,TX1,TX2,GND, 但實際上這三個引腳是連在一起的。我導入pcb后,會報DRC警告,這個該怎么解決?
    發表于 02-12 19:30

    三個經典開關電源實際問題解析

    下面三個關于多路輸出電源連續工作模式的問題,測試一下您的電源設計知識。然后核對您的答案。
    的頭像 發表于 01-22 16:08 ?1868次閱讀
    <b class='flag-5'>三個</b>經典開關電源實際問題解析

    MDD工程故障看極管三個極的設計誤區與失效案例

    一、為什么極管問題總是“看起來很隨機”?在FAE現場支持中,經常遇到如下問題:-同一電路,有的板子正常,有的異常-高溫下工作不穩定-更換批次后性能漂移這些問題,90%都與三個極的設計與使用方式有關
    的頭像 發表于 01-19 11:48 ?201次閱讀
    MDD<b class='flag-5'>從</b>工程故障看<b class='flag-5'>三</b>極管<b class='flag-5'>三個</b>極的設計誤區與失效案例

    請問030系列集成的PreFetch 和 Cache怎么用呀?

    各位大佬,030系列集成的PreFetch 和 Cache怎么用呀?有這方面的demo或者pdf操作流程么?
    發表于 01-19 07:07

    三個必然”戰略論斷下的SiC碳化硅功率半導體產業演進與自主可控之路

    三個必然”戰略論斷下的SiC碳化硅功率半導體產業演進與自主可控之路 在全球能源結構轉型與“雙碳”目標的宏觀背景下,功率半導體作為電力電子系統的“心臟”,正經歷著硅(Si)基材料向寬禁帶(WBG
    的頭像 發表于 01-08 21:35 ?217次閱讀

    未來工業AI發展的三個必然階段

    與優化 能力的深層革命。 未來十年,工業AI的發展將經歷三個清晰的階段:? 智能輔助 → 智能決策 → 自主優化 。這次進化,構成了工業“人控機器”到“機器共智”的核心路徑。 一、第一階段:智能輔助(AI for Assis
    的頭像 發表于 10-27 15:47 ?451次閱讀
    未來工業AI發展的<b class='flag-5'>三個</b>必然階段

    三個方面分析波長對光纖表現的決定性作用

    挑戰三個方面展開分析: 一、波長對光纖傳輸性能的決定性作用 衰減特性:波長決定光信號的“生存能力” 光纖的衰減系數隨波長變化顯著。在1310nm波段,衰減主要由瑞利散射主導,衰減系數較低(約0.3-0.4dB/km);而在1550nm波段,衰減
    的頭像 發表于 10-09 10:26 ?841次閱讀

    請問K230D的三個相機能同步采樣嗎?

    如題 K230D的三個相機能同步采樣嗎?
    發表于 08-04 06:32

    怎么結合嵌入式,Linux,和FPGA三個方向達到一均衡發展?

    在嵌入式領域,不少人都懷揣著讓嵌入式、Linux 和 FPGA 三個方向實現均衡發展的夢想,然而實踐中卻面臨諸多挑戰。就像備受矚目的全棧工程師稚暉君,他大學玩單片機起步,憑借將智能算法融入嵌入式而
    的頭像 發表于 06-25 10:08 ?863次閱讀
    怎么結合嵌入式,Linux,和FPGA<b class='flag-5'>三個</b>方向達到一<b class='flag-5'>個</b>均衡發展?

    半導體制造過程中的三個主要階段

    前段工藝(Front-End)、中段工藝(Middle-End)和后段工藝(Back-End)是半導體制造過程中的三個主要階段,它們在制造過程中扮演著不同的角色。
    的頭像 發表于 03-28 09:47 ?7322次閱讀
    半導體制造過程中的<b class='flag-5'>三個</b>主要階段

    如何檢測極管的三個

    可以用萬用表來初步確定極管的好壞及類型 (NPN 型還是 PNP 型 ),并辨別出e(發射極)、b(基極)、c(集電極)三個電極。
    發表于 03-08 16:40

    如何區分場效應管mos管三個引腳

    場效應管mos管三個引腳怎么區分
    發表于 03-07 09:20 ?0次下載

    如何在三個三個或更多現場可編程門陣列* (FPGA) 設備上同時運行OpenVINO??

    無法同時使用三個FPGA卡在同一模型上進行推理
    發表于 03-06 07:15