盡管圍繞著可制造性設計（DFM）的價值、定義、變化性和技術爭執頗多，但所有的問題都是基于芯片。當然，當我們開始考慮45和32納米設計時，芯片DFM是很關鍵的要求。然而，關注芯片DFM，卻忽視了更重要的技術需要：面向印刷電路板的DFM。

我們都知道即使硅片百分之百完美，如果芯片到芯片通信鏈接的任何一個元件（比如封裝，連接頭或電路板）損壞，目標系統可能仍然不能正常工作。許多封裝、連接器和PCB供應商也許被系統設計師追逼著控制他們的加工容差。

但是，除非所有供應商一致加強規范，例如一個有正負5%容差的連接器對PCB正負10%容差的系統可能收效不大。為了優化系統設計，設計師需要研究每個元件的因果關系。迄今為止，我們沒有DFM工具來處理諸如此類的設計問題。

在預布局設計階段，高速系統或信號完整性工程師通常只能進行有限的spice仿真。

為確保系統工作正常，需要對能覆蓋所有加工容差的邊界情形進行仿真。例如，PCB內的金屬線寬變化、介電堆疊高度、介電質常數和損耗正切值全部都能影響阻抗和衰減。然而，僅有較大規模公司的工程師才可能有資源來定制自有的腳本，來進行上千次仿真工作，然后再對結果進行處理。即便這樣，對哪種變量進行掃描仍然沒有定義完好的標準。最明顯缺乏的是封裝和連接器的邊界模型。

對于高速設計，這些模型只能通過與頻率相關的S參數來精確定義。然而，極少有供應商提供好的S參數模型，更不用說在寬范圍頻率內的邊界模型了。在后布局驗證階段，需要進行復雜PCB的精確提取和仿真，以計算詳細的轉角和彎曲。可是，幾乎沒有工具可用。很明顯，需要通用的PCB設計和驗證方法。

那么，我們需要些什么呢？讓我們關注兩大領域。對預布局設計，舉例來說，最好有GUI驅動的線路圖輸入編輯器，使設計師能容易地輸入每個元件的變化，仿真并處理結果，報告每個變量的產生和影響。對后布局驗證，DFM工具需要能自動調整版圖以覆蓋邊界情形，采用快速的全波提取器來提取寄生參數，在電路仿真中用I/O晶體管邊界模型仿真。

只有當設計師在設計和驗證內都考慮了工差，他們才能說做了可制造性設計。只有當工具供應商認識到芯片只是子系統——比如PCB的一部分，那么DFM最終才能與開發終端產品的客戶真正相關起來。DFM它主要是研究產品本身的物理特征與制造系統各部分之間的相互關系，并把它用于產品設計中，以便將整個制造系統融合在一起進行總體優化，使之更規范，以便降低成本，縮短生產時間，提高產品可制造性和工作效率。

幫助廣大電子工程師避免PCB設計中發可能出現的問題、規范設計標準、提高設計效率，推動企業縮短研發周期、降低制造成本，是一款貼心PCB健康體檢醫生，是PCB工程師、硬件工程師、PCB工廠、SMT工廠、PCB貿易商必備的桌面工具。目前有20萬+工程師使用的實用可制造性分析軟件。

核心特點：1、分析設計隱患項目23+2、警示影響價格項目，并針對隱患和影響價格項給出優化方案3、支持一鍵解析Allegro、pads、altium、protel、Gerber 文件類型4、多層板自動匹配疊層結構5、智能阻抗工具，結合生產因素，計算阻抗數據或反推算。6、個性化拼板，秒殺規則板或異形板，可添加郵票孔。7、開短路分析（IPC網絡分析）8、一鍵輸出生產工具（Gerber、坐標文件、BOM清單）

一鍵分析設計隱患，首款國產PCB DFM分析軟件免費用！PC下載地址：http://url.elecfans.com/u/95dc105402想了解更多的詳細介紹可以百度搜索“華秋DFM”官方鏈接

責任編輯：haq