傳統(tǒng)上在高壓功率晶體的設(shè)計(jì)中，采用硅材料的功率晶體要達(dá)到低通態(tài)電阻，必須采用超級結(jié)技術(shù)（superjunction），利用電荷補(bǔ)償?shù)姆绞绞估诰樱‥pitaxial layer）內(nèi)的垂直電場分布均勻，有效減少磊晶層厚度及其造成的通態(tài)電阻。但是采用超級結(jié)技術(shù)的高壓功率晶體，其最大耐壓都在1000V以下。如果要能夠耐更高的電壓，就必須采用碳化硅材料來制造功率晶體。以碳化硅為材料的功率晶體，在碳化硅的高臨界電場強(qiáng)度之下，即使相同耐壓條件之下，其磊晶層的厚度約為硅材料的1/10，進(jìn)而其所造成的通態(tài)電阻能夠有效被降低，達(dá)到高耐壓低通態(tài)電阻的基本要求。

在硅材料的高壓超級結(jié)功率晶體中，磊晶層的通態(tài)電阻占總通態(tài)電阻的90%以上。所以只要減少磊晶層造成的通態(tài)電阻，就能有效降低總通態(tài)電阻值；而碳化硅功率晶體根據(jù)不同耐壓等級，通道電阻（Channel resistance， Rch）占總通態(tài)電阻的比值也有所不同。例如在650V的碳化硅功率晶體中，通道電阻（ Channel resistance，Rch）占總通態(tài)電阻達(dá)50%以上，因此要有效降低總通態(tài)電阻最直接的方式就是改善通道電阻值。由通道電阻的公式，如式（1）可以觀察到，有效降低通道電阻的方法有幾個(gè)方向：減少通道長度L、減少門極氧化層厚度dox、提高通道寬度W、提高通道的電子遷移率μch、降低通道導(dǎo)通閾值電壓VT，或者提高驅(qū)動電壓VGS。然而幾種方法又分別有自身的限制。

1.減少通道長度L，就必須考慮DIBL效應(yīng)

2.減少門極氧化層厚度dox，會造成門極氧化層的可靠度問題

3.提高通道寬度W，必須增加功率晶體的面積，使成本增加

4.提高驅(qū)動電壓VGS，會造成門極氧化層的可靠度問題

5.降低通道導(dǎo)通閾值電壓VT，會造成應(yīng)用上可能的誤導(dǎo)通現(xiàn)象

6.提高通道的電子遷移率μch來改善功率晶體的通道通態(tài)電阻，但是必須從晶體平面（crystal plane）選用及制程上著手

實(shí)際上利用提高通道的電子遷移率μch來改善功率晶體的通道通態(tài)電阻，不僅是從制程上做調(diào)整，更是從晶體平面的選擇上做出選擇。在目前已量產(chǎn)的增強(qiáng)型碳化硅功率晶體的晶粒（die）結(jié)構(gòu)來看，大致上可以分為二種，平面式（planar）以及溝槽式（trench），如圖1所示。

這兩種不同形式的結(jié)構(gòu)差異不僅僅在于是否以內(nèi)嵌的形式制造而成，更主要的差異在于功率晶體的通道是由不同的碳化硅晶體平面制成。硅材料是由純硅所組成，但是碳化硅材料會依照不同的原子排列而有著不同的晶體平面。傳統(tǒng)上平面式結(jié)構(gòu)會采用《0001》的硅平面（Si-face）制作通道，而溝槽式結(jié)構(gòu)功率晶體采用《1120》的晶體平面做為功率晶體的通道，根據(jù)實(shí)測結(jié)果，采用《1120》晶體平面時(shí)能夠有效利用其較高的電子遷移率，達(dá)到低的通態(tài)電阻。

值得一提的是，在平面式碳化硅功率晶體制造通道采用的《0001》硅平面中，受到晶體缺陷程度較高，造成電子遷移率較低及產(chǎn)生較高的通道電阻。要克服這個(gè)問題，在設(shè)計(jì)上會使用較薄的門極氧化絕緣層，使其具有較低的門極閾值電壓（~2V），進(jìn)而降低通道電阻，這也是平面式結(jié)構(gòu)功率晶體的特征之一。在實(shí)際應(yīng)用時(shí)，會建議用戶在設(shè)計(jì)驅(qū)動電路時(shí)，截止時(shí)驅(qū)動電壓采用負(fù)電壓，以避免驅(qū)動時(shí)的錯(cuò)誤操作造成功率晶體燒毀。反之，在溝槽式結(jié)構(gòu)的碳化硅功率晶體因其具有較高的門極閾值電壓（》4V），無論哪一種電路結(jié)構(gòu)，都不需要使用負(fù)電壓驅(qū)動。

如上所述，碳化硅材料具有高臨界電場強(qiáng)度，采用碳化硅做為高壓功率晶體材料的主要考量之一，是在截止時(shí)能夠以硅材料1/10的磊晶層厚度達(dá)到相同的耐壓。但在實(shí)際上功率晶體內(nèi)的門極氧化絕緣層電壓強(qiáng)度，限制了碳化硅材料能夠被使用的最大臨界電場強(qiáng)度，這是因?yàn)殚T極氧化絕緣層的最大值僅有10MV/cm。按高斯定律推算，功率晶體內(nèi)與門極氧化絕緣層相鄰的碳化硅所能使用的場強(qiáng)度僅有4MV/cm，如圖3所示。

碳化硅材料的場強(qiáng)度越高，對門極氧化絕緣層造成的場強(qiáng)度就越高，對功率晶體可靠度的挑戰(zhàn)就越大。因此在碳化硅材料臨界電場強(qiáng)度的限制，使功率晶體的設(shè)計(jì)者必須采用不同于傳統(tǒng)的溝槽式功率晶體結(jié)構(gòu)，在能夠達(dá)到更低碳化硅材料場強(qiáng)度下，盡可能減少門極氧化絕緣層的厚度，以降低通道電阻值。在可能有效降低碳化硅材料臨界電場強(qiáng)度的溝槽式碳化硅功率晶體結(jié)構(gòu)，如英飛凌的非對稱溝槽式（Asymmetric Trench）結(jié)構(gòu)或是羅姆的雙溝槽式（Double trench）結(jié)構(gòu)，都是能夠在達(dá)到低通態(tài)電阻的條件之下，維持門極氧化絕緣層的厚度，因門極氧化絕緣層決定了它的可靠度。

門極氧化絕緣層的電場強(qiáng)度挑戰(zhàn)不僅來自碳化硅材料的影響，也來自門極氧化絕緣層它本身。硅材料在被制造半導(dǎo)體的過程中經(jīng)過蝕刻及氧化作用，可以產(chǎn)生厚度相對均勻、雜質(zhì)少的門極氧化層。但在碳化硅材料經(jīng)過蝕刻及氧化作用后，除了產(chǎn)生門極氧化絕緣層外，尚有不少的雜質(zhì)及碳，這些雜質(zhì)及碳會影響門極氧化層的有效厚度及碳化硅功率晶體的可靠度，如圖5所示。

考慮到門極氧化層厚度對碳化硅功率晶體可靠度的影響，在門極氧化層的設(shè)計(jì)上必需考慮這些可能影響門極氧化層有效厚度的因素。除了采用更厚的門極氧化層設(shè)計(jì)以提高碳化硅的可靠性之外，還要針對門極氧化層進(jìn)行遠(yuǎn)超出額定門極電壓的長時(shí)間電壓測試。如圖6所示，VGUSE是門極電壓建議值，VGMAX 是額定門極電壓最大值，隨著時(shí)間推移增加門極電壓值，直到所有的功率晶體門極都燒毀失效。采用這樣的門極測試，可以檢測出門極氧化層會在不同的電壓下產(chǎn)生失效。一般來說，在較低電壓下失效是由于上述雜質(zhì)造成有效門極厚度減少的外在缺陷（extrinsic defect）;而在較高電壓下的失效被稱為本質(zhì)缺陷（Intrinsic defect）），是來自F-N隧穿效應(yīng)（Fowler-Nordheim tunneling）的作用，或是門極氧化層超過其最大電場10MV/cm。

碳化硅功率晶體的另一項(xiàng)設(shè)計(jì)挑戰(zhàn)就是門極閾值電壓的不穩(wěn)定性（threshold voltage instability）。門極閾值電壓的不穩(wěn)定性，會影響碳化硅功率晶體的可靠度。如果碳化硅功率晶體的閾值電壓往上，會造成功率晶體的通態(tài)電阻值及導(dǎo)通損耗增加；反之，如果碳化硅功率晶體的閾值電壓往下，會造成功率晶體易產(chǎn)生誤導(dǎo)通而燒毀。門極閾值電壓的不穩(wěn)定性有兩種現(xiàn)象，可回復(fù)型閾值電壓滯后作用（Reversible threshold voltage hysteresis） 及不可回復(fù)型的閾值電壓漂移（threshold voltage drift）；門極閾值電壓的不穩(wěn)定性來自于門極氧化層及碳化硅的介面間存在缺陷（trap），如同對介面間的電容進(jìn)行充放電，而門極電壓驅(qū)動過程造成電子或電洞被捕獲，從而形成閾值電壓的滯后作用。

如式（2），閾值電壓滯后作用是由門極氧化層接面的缺陷密度（Density of defect）及材料的帶隙（bandgap）所決定。相比于硅材料，碳化硅的材料缺陷密度比硅材料缺陷密度高1000~10000倍；而碳化硅的帶隙約為硅的3倍，因而造成碳化硅功率晶體的閾值電壓滯后作用在未經(jīng)處理之前，高達(dá)數(shù)伏特（V）之多，而硅材料只有數(shù)毫伏特（mV）。這也是電源供應(yīng)器設(shè)計(jì)者在使用碳化硅功率晶體時(shí)所必須注意的考量重點(diǎn)之一。

碳化硅功率晶體在門極氧化層及碳化硅之間的電荷分布可簡單化區(qū)分為固定式電荷（）和缺陷密度電荷（），碳化硅功率晶體在門極氧化層的電荷分布與門極閾值電壓的關(guān)系，可以用式（3）來描述。其中，當(dāng)驅(qū)動電壓為直流正電壓時(shí)，會發(fā)射電洞或捕獲電子，造成缺陷密度電荷增加，使門極閾值電壓提高；反之，當(dāng)驅(qū)動電壓為直流負(fù)電壓時(shí)，會發(fā)射電子或捕獲電洞，造成缺陷密度電荷減少，使門極閾值電壓降低。除閾值電壓滯后作用外，不可回復(fù)型的閾值電壓漂移也是碳化硅中的另一項(xiàng)特性，也是來自門極接面的缺陷及陷阱（trap）造成電荷交換產(chǎn)生的現(xiàn)象。一般而言，在碳化硅功率晶體內(nèi)，可能會高達(dá)數(shù)百mV。

實(shí)際上除了少數(shù)應(yīng)用的功率晶體在電路工作時(shí)，只有一次的開或關(guān)動作，能以直流電壓驅(qū)動外，大部份交換式電源供應(yīng)器內(nèi)用于主開關(guān)的功率晶體都會采用高頻交流電壓驅(qū)動。從實(shí)際測試的結(jié)果來看，當(dāng)在不同的門極閾值電壓之下，會有不同的門極截止電壓設(shè)計(jì)要求：提供較低門極閾值電壓的碳化硅功率晶體的供應(yīng)商，會建議截止時(shí)采用負(fù)電壓驅(qū)動，以避免橋式相連的功率晶體在上下交互導(dǎo)通及截止時(shí)，減少受到寄生電容效應(yīng)及門極回路電感在門極端產(chǎn)生感應(yīng)電壓而產(chǎn)生上下管間的誤導(dǎo)通及燒毀；反之對于具有較高門極閾值電壓的碳化硅功率晶體而言，并不需要采用負(fù)電壓驅(qū)動，使用負(fù)電壓驅(qū)動不僅會增加電路的復(fù)雜度，也會加大門極閾值電壓往上的漂移量，如圖8所示，使用較高的正電壓或負(fù)電壓時(shí)，隨著功率晶體使用時(shí)間的增加，門極閾值電壓往上漂移的增量會更明顯，進(jìn)而造成功率晶體的通態(tài)電阻值隨著使用時(shí)間的累積而慢慢增加。各品牌碳化硅功率晶體的門極閾值電壓的漂移量都有不同的數(shù)值，用戶在選用碳化硅功率晶體時(shí)必須先避免過高的正負(fù)電壓對門極閾值電壓帶來的負(fù)面影響。

為了避免碳化硅功率晶體的門極閾值電壓在長時(shí)間的使用之下，產(chǎn)生過高的門極閾值電壓漂移，原則上，必須遵照資料手冊的建議值來使用及確認(rèn)功率晶體的門極電壓值。如圖9所示，為了不造成碳化硅功率晶體的門極電壓大幅度漂移，針對其驅(qū)動電壓的建議值及最大可以接受的電壓峰值，其中，值得注意的是，門極電壓的測量結(jié)果應(yīng)該盡量排除封裝引腳的影響。

綜上所述，目前碳化硅功率晶體的發(fā)展主要在于幾個(gè)方向：

1.降低單位晶粒面積下的通態(tài)電阻；

2.提高功率晶體門極可靠度

3.在不影響驅(qū)動位準(zhǔn)的大前提下降低驅(qū)動電壓位準(zhǔn)。

這些設(shè)計(jì)上的挑戰(zhàn)，都由碳化硅功率晶體的設(shè)計(jì)者來構(gòu)思及突破，而主流的碳化硅功率晶體在結(jié)構(gòu)上分為兩大類，平面式及溝槽式的碳化硅功率晶體，平面式的碳化硅功率晶體受限于晶體缺陷及電子遷移速度，大多采用較低的臨界門極電壓，并建議在橋式電路中采用負(fù)電壓截止驅(qū)動電路 ，用以減少在橋式電路中功率晶體交互驅(qū)動時(shí)可能產(chǎn)生的可能的誤導(dǎo)通；反之溝槽式的碳化硅功率晶體，采用具有較高電子遷移速度的晶體平面做為通道，可以設(shè)計(jì)較高的臨界門極電壓，并且不需要任何的負(fù)電壓截止驅(qū)動電路。

對于碳化硅功率晶體的用戶而言，驅(qū)動電路設(shè)計(jì)相對簡單，只需要提高驅(qū)動電壓到合適的電壓值，就能夠享受碳化硅功率晶體帶來的優(yōu)點(diǎn)。

責(zé)任編輯：haq