嵌入式FPGA (eFPGA)由于可為人工智能(AI)工作負載提供支持與靈活度，這項業(yè)務正開始掀起波瀾。如今，在將FPGA功能整合至SoC設計時，eFPGA讓設計人員能夠定義FPGA邏輯的數(shù)量、內(nèi)存以及DSP的處理能力。

根據(jù)來自業(yè)界的兩項最新消息顯示，eFPGA能夠添加新的產(chǎn)品功能，并針對特定的子市場或相鄰市場量身打造SoC，這使其成為離散式FPGA的可行替代品。首先，QuickLogic宣布贏得了一份價值200萬美元的合約，將為一家不具名的客戶提供eFPGA IP。

幾乎就在同一天，即 2021年9月1日，eFPGA IP供貨商Achronix Semiconductor宣布與Signoff Semiconductors建立合作伙伴關系。Signoff Semiconductors 是一家位于印度班加羅爾的FPGA和ASIC設計服務供貨商，可提供從規(guī)格、設計、驗證、試產(chǎn)到量產(chǎn)(Spec. to Silicon)的FPGA和ASIC完整解決方案。因此，Signoff未來將可以直接使用Achronix的芯片、IP和支持服務。該設計服務公司并計劃使用Achronix的FPGA和eFPGA IP技術(shù)，開發(fā)AI和深度學習加速器、推論解決方案以及邊緣物聯(lián)網(wǎng)(IoT)處理器。

早在今年3月，Achronix即宣布累積銷售1,000萬個采用客制ASIC出貨的Speedcore eFPGA IP核心。Speedcore eFPGA IP使用類似于標準ASIC IP模塊的設計流程，并針對5G無線基礎設施、網(wǎng)絡、運算儲存以及先進駕駛輔助系統(tǒng)(ADAS)芯片進行了優(yōu)化。

正如 QuickLogic執(zhí)行長Brian Faith所說的，實施eFPGA對于SoC設計來說風險非常低。其eFPGA IP已導入眾多的SoC、MCU和離散式FPGA了。現(xiàn)在，當可編程邏輯固有的靈活性被視為極其適于加速 AI 應用時，離散式FPGA對于大量應用來說通常仍過于昂貴。因此，將eFPGA整合到SoC中可以節(jié)省BOM成本和功耗。

eFPGA固有的低功耗使其適用于廣泛應用，包括手持和穿戴式裝置以及IoT端點。對于以AI為中心的設計，eFPGA IP提供了整合固定功能區(qū)塊(例如嵌入式RAM和可分解乘法累加(MAC)的選項，以便能有效地為神經(jīng)網(wǎng)絡和其他運算密集型AI與機器學習(Machine Learning；ML)應用實現(xiàn)硬件加速器。

為了確保芯片制造商能夠?qū)FPGA IP無縫地整合于其SoC設計，QuickLogic已在格芯科技(Globalfoundries；GF)的22FDX平臺上對其ArcticPro 2 eFPGA IP進行了驗證。接下來，該公司將在三星(Samsung)的28nm FD-SOI制程上提供其ArcticPro 3 eFPGA IP。

責任編輯：haq