国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

由于時鐘域交匯處理不當所導(dǎo)致罕見的比特翻轉(zhuǎn)

XILINX開發(fā)者社區(qū) ? 來源:XILINX開發(fā)者社區(qū) ? 作者:賽靈思開發(fā)者 ? 2021-09-10 09:44 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本篇博文中的分析是根據(jù)真實客戶問題撰寫的,該客戶發(fā)現(xiàn)在現(xiàn)場出現(xiàn)罕見的比特翻轉(zhuǎn), 本篇博文旨在演示用于縮小根本原因范圍以及修復(fù)此問題的部分調(diào)試技巧。

最終發(fā)現(xiàn),此問題是由于時鐘域交匯 (CDC) 處理不當所導(dǎo)致的,在 report_methodology 和 report_cdc 報告中高亮顯示了相關(guān)處理錯誤。

這是使用方法論報告系列博文的第 4 部分。如需閱讀整個系列中的所有博文,請點擊如下標題查看。

第1部分:時序以滿足,但硬件功能出現(xiàn)錯誤

第2部分:方法違例對于QoR的影響

第3部分:時序已滿足,但硬件中存在 DDR4 校準失敗

問題說明:

此客戶在現(xiàn)場部署了數(shù)萬個基于 Zynq-7000 系列的產(chǎn)品,這些產(chǎn)品都是使用 Vivado 2013.4 開發(fā)的,其最終客戶報告稱大量卡上出現(xiàn)數(shù)據(jù)包損壞,調(diào)查顯示在所有數(shù)據(jù)包損壞案例中,設(shè)計中的相同位置都發(fā)生了比特翻轉(zhuǎn)。

根本原因分析:

為了縮小范圍,我們首先要求客戶提供網(wǎng)表中這些寄存器的位置:

我們要求客戶提供 DCP 以便我們使用各項報告來審查設(shè)計。

雖然通常隨機問題是由電源問題所導(dǎo)致的,但我們同時還要求客戶提供操作期間的 VCCINT/VCCAUX/VCCIO 測量方法,以便測量電平和噪聲,如(賽靈思答復(fù)記錄 62181-點擊閱讀原文可查看)中的硬件調(diào)試最佳實踐中所述。

我們還要求其提供板級原理圖 (schematic) 以復(fù)查使用的去耦電容是否足夠。

很快我們就把電源問題排除在原因之外。

收到 DCP 后,我們首先使用最新版本的 Vivado 運行

report_timing_summary、report_methodology、report_drc 和 report_cdc。

有多個問題馬上顯現(xiàn)了出來。

最重要的發(fā)現(xiàn)與可疑 FF 相關(guān),report_methodology LUTAR-1 檢查標記出了這些可疑 FF:LUT 驅(qū)動異步復(fù)位警告

FF 具有異步復(fù)位,由邏輯級數(shù)深度為 2 的路徑驅(qū)動:

其危險性在于 LUT(紅色箭頭)可出現(xiàn)毛刺并觸發(fā)意外復(fù)位。

第二項最嚴重的發(fā)現(xiàn)與時鐘域交匯和約束有關(guān)。

Report_cdc 發(fā)現(xiàn)約有 40000 條路徑采用非推薦 CDC 架構(gòu):

不安全的時鐘域交匯可能導(dǎo)致翻轉(zhuǎn) FF 下游或上游出現(xiàn)問題,并且可能成為所觀測到的行為的真正根源。

就約束而言,report_methodology 的“TIMING-24:僅最大延遲數(shù)據(jù)路徑已被覆蓋”檢查發(fā)現(xiàn)多項嚴重違例。

在移除 set_clock_groups -asynchronous 約束并將其替換為 set_max_delay -datapath_only 和時鐘對的最小時鐘周期后,發(fā)現(xiàn)出現(xiàn)了非常嚴重的時序違例:-5.8ns,原因是異步時鐘之間的邏輯級數(shù)達到 11。

第二輪審查發(fā)現(xiàn)設(shè)計中幾乎所有復(fù)位上都存在偽路徑約束,這些約束是為了幫助達成時序收斂而添加的,根據(jù)經(jīng)驗,我們知道這是非常危險的:如果狀態(tài)機的各個位在不同時間脫離復(fù)位,則可能進入非法狀態(tài)、無法恢復(fù)并且導(dǎo)致設(shè)計運行錯誤。

即使復(fù)位為異步,取消復(fù)位仍需達成時序收斂,因此永遠不能忽略復(fù)位上的時序收斂,您應(yīng)該盡可能明確自己實際是否需要復(fù)位,因為不使用復(fù)位可節(jié)省寶貴的布線資源,并且使 SR 管腳可用于控制置位的重映射,從而減小設(shè)計規(guī)模,因為邏輯函數(shù)可部分映射到這些 SR 管腳。

修復(fù)所報告的問題(LUT 驅(qū)動異步復(fù)位、CDC、CDC 約束)并在現(xiàn)場部署一些新固件后,這些罕見的比特翻轉(zhuǎn)就沒有再出現(xiàn)。

結(jié)論:

Vivado 報告功能(方法論、CDC)的進步使我們得以成功調(diào)試并解決罕見的比特翻轉(zhuǎn)問題。

無論何時遇到任何疑問,都應(yīng)該首先考慮使用最新版本的 Vivado 來重新審查設(shè)計,最新版本的 Vivado 中包含 CDC 分析和最新的方法論檢查,這些都是進行原始設(shè)計所沒有的。

責任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • DDR
    DDR
    +關(guān)注

    關(guān)注

    11

    文章

    754

    瀏覽量

    69105
  • 硬件
    +關(guān)注

    關(guān)注

    11

    文章

    3594

    瀏覽量

    69011
  • Xinlix
    +關(guān)注

    關(guān)注

    0

    文章

    6

    瀏覽量

    8139

原文標題:開發(fā)者分享 | 使用方法論報告4: 罕見的比特翻轉(zhuǎn)

文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    門控時鐘(Clock-gating)介紹

    ,但是在電路不工作時候,由于一些電平翻轉(zhuǎn)導(dǎo)致的功耗就是無用的,比如:數(shù)字電路中的時鐘作為整個電路的驅(qū)動源,有著很大的扇出,但是當有的電路不工作時候,我們希望該電路上的時鐘停止工作,這樣
    發(fā)表于 01-16 06:30

    什么是位

    有些信息在存儲時,并不需要占用一個完整的字節(jié), 而只需占幾個或一個二進制位。 例如在存放一個開關(guān)量時,只有0和1 兩種狀態(tài), 用一位二進位即可。為了節(jié)省存儲空間,并使處理簡便,C語言又提供了一種
    發(fā)表于 12-15 08:07

    如何降低系統(tǒng)時鐘頻率?

    使用低頻率的高速時鐘 HSI、HSE 或低速時鐘 LSI、LSE 通過編程預(yù)分頻寄存器,降低 SYSCLK、HCLK、PCLK 的頻率 - 設(shè)置 SYSCTRL_CR0 寄存器的 SYSCLK 位
    發(fā)表于 12-10 07:34

    解讀

    C語言除了開發(fā)桌面應(yīng)用等,還有一個很重要的領(lǐng)域,那就是「單片機」開發(fā)。單片機上的硬件資源十分有限,容不得我們?nèi)ニ烈鈸]灑。單片機使一種集成電路芯片,使采用超大規(guī)模集成電路技術(shù)把具有數(shù)據(jù)處理能力的CPU
    發(fā)表于 12-05 06:45

    時鐘移項電路加速模塊的設(shè)計

    入了Xilinx公司解決差分輸入的原語IBUFGS,直接在接收端例化一個接口邏輯門,可將LVDS信號轉(zhuǎn)換成單端信號。之后考慮是數(shù)據(jù)對齊的問題,由于傳感器的數(shù)據(jù)信號和時鐘信號是同步跳變的,如果不加處理直接傳入到
    發(fā)表于 10-29 07:38

    E203軟核提高CPU時鐘頻率方法

    本文將分享我們團隊提高E203軟核主頻的辦法。 查閱芯來科技官方出版的《手把手教你設(shè)計CPU——RISC-V處理器篇》教材,我們發(fā)現(xiàn),原本設(shè)計的E203主時鐘應(yīng)該是100MHZ
    發(fā)表于 10-29 06:19

    rtthread 4.1.1 lwip 2.1.2 由于系統(tǒng)計數(shù)溢出導(dǎo)致的發(fā)送超時如何處理

    been written */ err = ERR_WOULDBLOCK; } else { /* partial write */ err = ERR_OK; } } 當系統(tǒng)計數(shù)器溢出時,不是會導(dǎo)致退出超時么?有什么處理比較好的
    發(fā)表于 09-24 07:49

    黑芝麻智能跨時間同步技術(shù):消除多計算單元的時鐘信任鴻溝

    ,并以黑芝麻智能武當 C1296 芯片為例,通過多方式同步實現(xiàn)多高精度對齊,消除時鐘信任鴻溝的實測效果。 智能汽車的核心是通過多維度感知、實時決策和精準控制實現(xiàn)輔助駕駛與智能交互,而這一切的前提是?"時間基準一致",由于不同傳
    的頭像 發(fā)表于 07-22 09:17 ?586次閱讀
    黑芝麻智能跨<b class='flag-5'>域</b>時間同步技術(shù):消除多<b class='flag-5'>域</b>計算單元的<b class='flag-5'>時鐘</b>信任鴻溝

    廢舊電池處理不當對環(huán)境的影響

    在技術(shù)驅(qū)動的世界中,電池為我們的設(shè)備供電并推動科技發(fā)展。但是,處理不當的電池會帶來嚴重的環(huán)境和安全風險,導(dǎo)致污染和潛在危害。
    的頭像 發(fā)表于 06-19 15:34 ?1054次閱讀

    rtthread 4.1.1 lwip 2.1.2 由于系統(tǒng)計數(shù)溢出導(dǎo)致的發(fā)送超時如何處理

    been written */ err = ERR_WOULDBLOCK; } else { /* partial write */ err = ERR_OK; } } 當系統(tǒng)計數(shù)器溢出時,不是會導(dǎo)致退出超時么?有什么處理比較好的
    發(fā)表于 06-13 08:07

    存儲示波器觸發(fā)電平設(shè)置不當導(dǎo)致什么后果?

    觸發(fā)電平(Trigger Level)是存儲示波器捕獲穩(wěn)定波形、定位關(guān)鍵事件的核心參數(shù)。若設(shè)置不當,會導(dǎo)致波形顯示異常、觸發(fā)不穩(wěn)定、關(guān)鍵信號丟失等問題,甚至影響測試結(jié)果的準確性。以下為詳細分析及應(yīng)對
    發(fā)表于 05-29 14:13

    跨異步時鐘處理方法大全

    該方法只用于慢到快時鐘的1bit信號傳遞。在Xilinx器件中,可以使用(* ASYNC_REG = "TRUE" *)標記,將兩個寄存器盡量靠近綜合,降低 亞穩(wěn)態(tài)因?qū)Ь€延遲太大而傳播到第二個寄存器的可能性。
    的頭像 發(fā)表于 05-14 15:33 ?1526次閱讀
    跨異步<b class='flag-5'>時鐘</b><b class='flag-5'>域</b><b class='flag-5'>處理</b>方法大全

    RISC-V核低功耗MCU動態(tài)時鐘門控技術(shù)解析

    機制? 時鐘動態(tài)隔離? 通過硬件級時鐘門控電路,按任務(wù)需求實時關(guān)閉空閑模塊(如未使用的UART、SPI外設(shè))的時鐘信號,降低動態(tài)功耗。例如,當通信接口處于閑置狀態(tài)時,自動切斷其
    的頭像 發(fā)表于 04-24 15:11 ?1074次閱讀

    HDMI時鐘EMI問題的高效解決方案

    因素制約,這是讓許多工程師頭痛的。二時鐘EMI問題高效處理方式今天給大家?guī)硪环N高效的時鐘EMI問題處理方式——展頻技術(shù)。簡單的說展頻技術(shù)
    的頭像 發(fā)表于 03-11 11:34 ?1254次閱讀
    HDMI<b class='flag-5'>時鐘</b>EMI問題的高效解決方案

    STM32H750 FDCAN發(fā)送異常的原因?

    出現(xiàn)了,所以再去查之前的版本是否哪些代碼導(dǎo)致了這個異常。 最后排查出來,原因是時鐘的配置問題,由于其他部分需要,我的APB1時鐘配置成了15MHz,而FDCAN1的
    發(fā)表于 03-07 08:42