在過去十幾年中，電子行業(yè)經(jīng)歷了高速的創(chuàng)新和發(fā)展，不斷變化的技術需要越來越復雜的PCB組裝來支持，因此PCB版的高成本問題成為電子制造商和OEM企業(yè)的普遍危機。且隨著行業(yè)的發(fā)展，PCB板制作已經(jīng)進入了微利時代，企業(yè)要想在日益激烈的競爭中生存及發(fā)展，就要打贏成本管控之戰(zhàn)。

如何才能降低PCB版的成本呢？有人說要求制造商提供更低的報價就可以了，但這種急功近利的方式無法實現(xiàn)和合作伙伴的共贏?？v觀PCB板的制作成本，板材物料的成本約占30%-40%，但若通過減少單板尺寸，降低PCB層數(shù)，選擇更便宜的材料等方法來控制材料成本，就無法保證PCB的質(zhì)量和性能。因此如何提升材料的有效利用率，減少浪費，才是PCB板企業(yè)需要重點研究的課題。

優(yōu)化拼板設計

實現(xiàn)PCB質(zhì)量和成本雙贏的新思路

電子產(chǎn)品正在向小型輕便化方向發(fā)展，這就需要對小尺寸塊PCB進行拼板設計拼版。目前，PCB產(chǎn)品已經(jīng)形成了從產(chǎn)品方案設計，加工制造，再到裝配測試的完整產(chǎn)業(yè)鏈。但是在“設計到制造”的設計發(fā)布流程中，拼板設計效率是非常低下的。

常規(guī)的拼板設計都是通過拼板圖紙來傳遞的，OEM公司設計好PCB后，將拼板圖紙和Gerber發(fā)給PCB供應商，PCB供應商需要重新解讀圖紙，并在CAM軟件中重新構建拼板，生產(chǎn)前反復和OEM公司確認無誤后再進行加工，反復的溝通成本耗費了太多人力和資源。

而優(yōu)秀的拼板設計可以通過軟件的智能算法，在使用相同尺寸原料的情況下，放置更多的單板，提高拼板的材料利用率。新思路，新方法，優(yōu)化拼板設計可讓OEM公司直接獲益，不再為成本控制而煩惱。

拼板工具中的幾種快捷拼板模式

數(shù)據(jù)打通

西門子EDA新產(chǎn)品助力優(yōu)化拼板設計

“生產(chǎn)工具決定生產(chǎn)力”， 優(yōu)秀的拼板設計之所以可以節(jié)省PCB材料成本，是因為專業(yè)的拼板的軟件中會內(nèi)置PCB供應商和SMT加工廠的拼板要求和材料參數(shù)，再借助軟件智能算法，可以讓研發(fā)人員在短短的幾分鐘內(nèi)完成拼板方案的優(yōu)化。

西門子EDA一直立足于行業(yè)需求不斷推陳出新，其中Valor NPI產(chǎn)品的拼板功能彌補了目前行業(yè)內(nèi)缺少專業(yè)拼板工具的空白。Valor NPI采用先進的ODB++智能數(shù)據(jù)傳遞模式，打通設計和研發(fā)的數(shù)據(jù)庫；輸出可直接用于生產(chǎn)的拼板設計數(shù)據(jù)，無需二次轉化。同時Valor NPI能夠同時兼顧PCB供應商和SMT代工廠的拼板要求，真正實現(xiàn)板材利用率的最優(yōu)化。除此之外，Valor NPI也是行業(yè)內(nèi)最領先的DFM檢查工具，可以在設計過程中預防可能出現(xiàn)的拼板DFM問題，避免因返工帶來的不必要成本損失。

元件距離拼板邊緣太近，有損壞的風險

采用西門子EDA的Valor NPI拼板工具，OEM公司可以在拼板設計過程中主動優(yōu)化， 顯著的節(jié)約PCB材料成本，加快產(chǎn)品推向市場的時間，在市場競爭中占據(jù)主導地位。

9月8日，西門子EDA將舉辦“如何通過拼板設計降低PCB成本”線上研討會，屆時季伸彪工程師將通過具體案例為大家詳細介紹：如何使用Valor NPI在幾分鐘內(nèi)創(chuàng)建高質(zhì)量拼板設計；如何利用Valor NPI的拼板工具管理拼板要求，減少逆向工程帶來的風險；以及如何提升拼板利用率和控制成本；如何通過Valor NPI的DFM檢查，提前識別拼板中存在的潛在制造風險。有興趣的小伙伴可以前往觀看直播。