国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

你們知道always,assign和always@(*)之間的區(qū)別嗎

FPGA之家 ? 來源:碎碎思 ? 作者:碎碎思 ? 2021-06-27 11:47 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1.always@后面內(nèi)容是敏感變量,always@(*)里面的敏感變量為*,意思是說敏感變量由綜合器根據(jù)always里面的輸入變量自動(dòng)添加,也就是所有變量都是敏感列表,不用自己考慮。2.如果沒有@,那就是不會(huì)滿足特定條件才執(zhí)行,而是執(zhí)行完一次后立馬執(zhí)行下一次,一直重復(fù)執(zhí)行,比如testbench里面產(chǎn)生50Mhz的時(shí)鐘就(假設(shè)時(shí)間尺度是1ns)可以寫成

always #25 CLK_50Mhz = ~CLK_50Mhz;

一般always@(*)是指里面的語句是組合邏輯的。*代替了敏感變量。

而一般時(shí)序邏輯要寫成

always@(posedge clk or negedge rst)

時(shí)鐘信號(hào)clk上升沿或者復(fù)位信號(hào)rst下降沿的時(shí)候執(zhí)行always塊內(nèi)的代碼。

assign 用于描述組合邏輯always@(敏感事件列表) 用于描述時(shí)序邏輯敏感事件 上升沿 posedge,下降沿 negedge,或電平敏感事件列表中可以包含多個(gè)敏感事件,但不可以同時(shí)包括電平敏感事件和邊沿敏感事件,也不可以同時(shí)包括同一個(gè)信號(hào)的上升沿和下降沿,這兩個(gè)事件可以合并為一個(gè)電平敏感事件。在新的verilog2001中“,”和“or”都可以用來分割敏感事件了,可以用“*”代表所有輸入信號(hào),這可以防止遺漏。合法的寫法:

always@ *

always@ (posedge clk1,negedge clk2)

always@ (a or b)

`timescale 100ns/100ns //定義仿真基本周期為100nsalways #1 clk=~clk //#1代表一個(gè)仿真周期即100ns

所有的assign 和 always 塊都是并行發(fā)生的!并行塊、順序塊將要并行執(zhí)行的語句寫在

fork//語句并行執(zhí)行join

將要順序執(zhí)行的語句寫在

begin//語句順序執(zhí)行end

并行塊和順序塊都可以寫在initial 或 always@ 之后,也就是說寫在塊中的語句是時(shí)序邏輯的對(duì)assign之后不能加塊,實(shí)現(xiàn)組合邏輯只能用逐句的使用assign組合邏輯如果不考慮門的延時(shí)的話當(dāng)然可以理解為瞬時(shí)執(zhí)行的,因此沒有并行和順序之分,并行和順序是針對(duì)時(shí)序邏輯來說的。值得注意的是所有的時(shí)序塊都是并行執(zhí)行的。initial塊只在信號(hào)進(jìn)入模塊后執(zhí)行1次而always塊是由敏感事件作為中斷來觸發(fā)執(zhí)行的。

2:assign 組合邏輯和always@(*)組合邏輯verilog描述組合邏輯一般常用的有兩種:assign賦值語句和always@(*)語句。兩者之間的差別有: 1. 被assign賦值的信號(hào)定義為wire型,被always@(*)結(jié)構(gòu)塊下的信號(hào)定義為reg型,值得注意的是,這里的reg并不是一個(gè)真正的觸發(fā)器,只有敏感列表為上升沿觸發(fā)的寫法才會(huì)綜合為觸發(fā)器,在仿真時(shí)才具有觸發(fā)器的特性。 2. 另外一個(gè)區(qū)別則是更細(xì)微的差別:舉個(gè)例子,

wire a;reg b;assign a = 1‘b0;always@(*)b = 1’b0;

在這種情況下,做仿真時(shí)a將會(huì)正常為0, 但是b卻是不定態(tài)。這是為什么?verilog規(guī)定,always@(*)中的*是指該always塊內(nèi)的所有輸入信號(hào)的變化為敏感列表,也就是仿真時(shí)只有當(dāng)always@(*)塊內(nèi)的輸入信號(hào)產(chǎn)生變化,該塊內(nèi)描述的信號(hào)才會(huì)產(chǎn)生變化,而像always@(*) b = 1‘b0; 這種寫法由于1’b0一直沒有變化,所以b的信號(hào)狀態(tài)一直沒有改變。

由于b是組合邏輯輸出,所以復(fù)位時(shí)沒有明確的值(不定態(tài)),而又因?yàn)閍lways@(*)塊內(nèi)沒有敏感信號(hào)變化,因此b的信號(hào)狀態(tài)一直保持為不定態(tài)。事實(shí)上該語句的綜合結(jié)果有可能跟assign一樣(本人沒有去嘗試),但是在功能仿真時(shí)就差之千里了。

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 觸發(fā)器
    +關(guān)注

    關(guān)注

    14

    文章

    2056

    瀏覽量

    63397
  • 綜合器
    +關(guān)注

    關(guān)注

    0

    文章

    12

    瀏覽量

    6707
  • CLK
    CLK
    +關(guān)注

    關(guān)注

    0

    文章

    132

    瀏覽量

    18040

原文標(biāo)題:Verilog 里面,always,assign和always@(*)區(qū)別

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    博世第三代MEMS慣性傳感器SMI330賦能智能駕駛感知與安全功能

    第三代 SMI330 MEMS 慣性傳感器融合超低功耗與更寬的工作溫度范圍,在嚴(yán)苛汽車環(huán)境中依然保持卓越的傳感性能,完美支持常開(always-on)及功耗敏感型應(yīng)用。
    的頭像 發(fā)表于 03-04 16:02 ?776次閱讀

    大神們,想知道你們都用什么ide編程調(diào)試器? Arduino IDE?還是 e2studio ?還有其他嗎?哪個(gè)好用呢

    大神們,想知道你們都用什么ide編程調(diào)試器? Arduino IDE? 還是 e2studio ? 還有其他嗎? 哪個(gè)IDE好用呢? 求指點(diǎn)呀
    發(fā)表于 11-30 12:05

    e203內(nèi)部cpu執(zhí)行單元booth4乘法器

    [1:0] current_state ; reg [1:0] next_state ; always@(posedge clk or negedge rstn) begin if(!rstn
    發(fā)表于 10-29 07:50

    第三代安全算法SHA3 Keccack核心分享

    //********************// //lota**************// wire [0:63]lota_out[5][5]; logic [6:0]RC; //輪數(shù) always@(posedge clk
    發(fā)表于 10-28 07:13

    在利用Xilinx開發(fā)板燒錄E203V2軟件程序,無MCU下載器時(shí)利用FPGA Jtag下載器燒錄軟件程序

    ;wire ren;assign ren = cs & (~we);assign wen = ({MW{cs & we}} & wem);genvar i
    發(fā)表于 10-24 13:12

    帝奧微全新7路LDO PMIC DIO8017性能解析

    隨著主流手機(jī)進(jìn)入高像素與大底并重的新階段,AON(Always-On)功能也正在經(jīng)歷多維度的技術(shù)革新與體驗(yàn)升級(jí),如何在“低功耗休眠”與“快速喚醒響應(yīng)”之間實(shí)現(xiàn)平衡成為了關(guān)鍵。
    的頭像 發(fā)表于 09-22 13:58 ?1885次閱讀
    帝奧微全新7路LDO PMIC DIO8017性能解析

    工控機(jī)和電腦的區(qū)別有多大?你知道

    工控機(jī)和電腦在我們的生活和工作中都扮演著重要角色,但它們之間存在著諸多區(qū)別。下面我們就來詳細(xì)探討一下。
    的頭像 發(fā)表于 09-13 11:15 ?6152次閱讀
    工控機(jī)和電腦的<b class='flag-5'>區(qū)別</b>有多大?你<b class='flag-5'>知道</b>嗎

    【米爾-安路MYD-YM90X 創(chuàng)意秀】點(diǎn)燈也是入門絕活

    reg led_r; always@(posedge p2f_clk0) if(time_count>=T1MS)begin time_count<=26\'d0;//清零
    發(fā)表于 08-10 22:10

    隔離屏障的概念以及工作電壓和測(cè)試電壓之間區(qū)別

    電源中的電氣隔離不僅僅是關(guān)乎安全——它更是性能和可靠性的基石。本文將探討隔離屏障的概念以及工作電壓和測(cè)試電壓之間區(qū)別。它還將討論標(biāo)準(zhǔn)為何重要?幫助工程師設(shè)計(jì)出滿足當(dāng)今嚴(yán)苛法規(guī)和應(yīng)用需求的穩(wěn)健系統(tǒng)。
    的頭像 發(fā)表于 07-08 15:29 ?930次閱讀

    【高云GW5AT-LV60 開發(fā)套件試用體驗(yàn)】點(diǎn)亮LED

    clkout0 ); wire sys_rst_n = lock; reg [26:0]delay_cnt; always@(posedge clk_100M or negedge sys_rst_n
    發(fā)表于 06-18 17:16

    # quartus ii 9.1對(duì)registered adder仿真出錯(cuò),但硬件上能夠?qū)崿F(xiàn),怎么解決?

    ,Cout,reset,Clock); input[3:0] A,B;//定義兩個(gè)四位變量 output[3:0] C,D;//CD用來將AB輸入顯示到LED燈上 assign C=A; assign
    發(fā)表于 04-14 21:35

    HSE子系統(tǒng)HSE_H、HSE_M和HSE_B之間有什么區(qū)別

    我想知道 HSE 子系統(tǒng) HSE_H、HSE_M 和 HSE_B 之間有什么區(qū)別區(qū)別是它們?cè)谀膫€(gè)板上運(yùn)行,還是也存在功能差異?
    發(fā)表于 03-20 07:37

    S32G DMA和Noc之間區(qū)別是什么?

    當(dāng)我閱讀 S32G3 參考手冊(cè)時(shí),我對(duì) S32G DMA 和 Noc 之間區(qū)別有疑問。由于 NoC 支持內(nèi)核、外設(shè)和 SRAM 之間的通信,并且 DMA 還可以在內(nèi)存塊和 I/O 塊之間
    發(fā)表于 03-17 08:25

    STM32MP135DAE7官方TF-A、OPTEE源碼中使用I2C4掛載PMIC,更改為I2C5后,程序下載失敗怎么解決?

    ;; regulator-min-microvolt = <1350000>; regulator-max-microvolt = <1350000>; regulator-always
    發(fā)表于 03-14 06:26

    中航光電亮相2025年韓國(guó)儲(chǔ)能電池展

    近日,備受關(guān)注的韓國(guó)儲(chǔ)能電池展盛大啟幕。中航光電以“Always-on Power, Always-on Site”為主題,攜新能源汽車、光伏儲(chǔ)能及液冷技術(shù)領(lǐng)域的互連方案驚艷亮相。
    的頭像 發(fā)表于 03-07 17:53 ?1046次閱讀