從低頻設計過渡到高頻設計時，PCB布局的某些方面變化不大，但亦不可等閑視之。

高頻去耦

但是，確實需要特別考慮的一件事是去耦。當信號從低頻轉移到高頻時，基本概念不會改變，但是實現可能需要進行一些改進，這僅僅是因為當旁路不夠理想甚至完全平常時，低頻設計通常會完全起作用。換句話說，在去耦技術方面，低頻電路是相當寬容的，因此，我們可能會養成實際上不適用于高頻系統的設計習慣。

問題如下：在數字電路中，去耦電容存儲電荷并將電荷輸送給IC，以補償由半導體開關動作產生的瞬態干擾。在低工作頻率下，電容器有足夠的時間放電，然后再充電，直到IC需要另一次電流突發。但是，隨著頻率的增加，電路板設計者必須嘗試降低寄生電阻和電感，這些寄生電阻和電感會阻礙電容提供所需電荷的能力。

典型的去耦建議如下：“使用0.1 μF陶瓷電容器，該電容器應盡可能靠近電源引腳放置。” 例如：

該建議是一個很好的起點，并且適用于低頻設計，不過當您開始了解高速旁路所涉及的復雜性時，該建議被過分簡化了。在本文中，我們將研究與高速去耦技術相關的一個特定問題，在另一篇文章中，我們將繼續進行討論。

走線還是通孔？

我們知道應該將去耦電容靠近各自的引腳放置，但是當您將它們很好地閉合后，您如何實際建立連接呢？

假設電源和接地引腳之間的距離足夠遠，您就無法對這兩個引腳進行走線連接。放置電容的位置應使一個端子靠近VDD，然后使用過孔將另一端子接地。是否應該使用走線或過孔進行VDD連接？好吧，如果您沒有電源板，這是一個很容易回答的問題-唯一的選擇是走線（或倒銅）。但老實說，如果電路板的頻率足夠高，使您擔心優化去耦電容，那么您確實應該有一個電源平面。

對于包括電源板的電路板，著名的高速數字設計專家Howard Johnson博士的結論是，通孔連接要好得多。下面的示例是對上一個圖表的改進，但是正如您將在下一篇文章中看到的那樣，via配置不是最佳的。

我最喜歡的陳述如下：在高速數字設計的背景下，將任何不重要的PCB走線長度與電源端子串聯在一起“會極大地增加電源噪聲”，并且“應避免EMI”。我發現這很有趣，因為它有點違反直覺-與通過通孔連接引腳相比，走線看起來更“直接”。

尋求低電感

當您深入研究此問題時，這個問題相當細微，但是討論的很大一部分歸結為電感，這對于高頻數字系統的設計者來說是一個麻煩。通過對電容器和電源引腳都使用過孔，連接兩個引腳的導體就是電源層，電源層的電感當然比典型走線要小得多。

您可能想知道，“通孔的電感如何？” 短走線是否真的比兩個過孔具有更大的電感？

TI的本應用筆記（第4頁）給出了用于計算過孔電感的以下公式：

其中h是以毫米為單位的高度，d是以毫米為單位的直徑。假設我們在通孔上使用了10密耳（1mil= 0.254毫米）的鉆頭，我們的標準PCB厚度為63密耳（63mil= 1.6毫米）。這對應于1.3 nH的過孔電感。因此，與半英寸PCB走線的大約3.5 nH相比，兩個通孔將給我們提供小于3 nH的電流。降低0.5 nH并不是太令人印象深刻，但這是一個非常保守的估計，因為電流來自電源層，而不是PCB的底部。換句話說，它不必穿過所有通孔的電感。

假設電源層位于與IC相鄰的層上，預浸料的厚度約為10密耳（= 0.254毫米）。

典型的63 mil厚PCB的銅層分隔距離。

現在計算出的電感僅為0.12 nH，我們可以看到一對通孔可以提供遠遠優于走線的性能。

結論

我們已經討論了在去耦電容器和位于同一PCB層上的高速數字IC之間建立高性能連接的一項重要技術。我們將在下一篇文章中討論其他去耦細節。
編輯：lyn