国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何注冊Xilinx賬戶以及申請IP核license

FPGA之家 ? 來源:芯王國 ? 作者:芯王國 ? 2021-03-29 14:09 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

這篇文章原名為《最新 Xilinx vivado IP許可申請》,在很久之前發布于博客園和CSDN上發布了,后來被某公眾號博主盜取發布為自己的原創,現在我轉載我自己的文章反而引用他的。當時剛寫博客沒有加水印,被人撿了個便宜,吃一塹長一智,以后注意保護自己的勞動成果。沒辦法自己重新寫一下吧。

目前vivado已成為Xilinx FPGA開發的主流工具,而ISE基本很少人在用了。vivado是一款優秀開發FPGA開發工具,雖然存在很多bug,但是集成了這么多功能以及能夠開發這么大規模的FPGA,實屬不易。vivado提供很多官方的IP核給開發者直接使用,在一定程度上降低開發難度,其中常用的基本免費使用,但是也有一些特殊的IP需要購買許可。然而XilinXx官網也提供一些IP評估licence,也就是試用。今天我就以 video on screen display (v_osd)ip為例,分享一下注冊Xilinx賬戶以及申請IP許可。

1.進入xilinx官網

搜索Xilinx即可找到官網,點擊進入。微信的限制也太大了吧,這里放不了圖片,只能口述了。進入官網頁面后->技術支持->技術支持->下載與許可,再點擊下圖的許可支持。

3e30b25a-8ecc-11eb-8b86-12bb97331649.png

然后點擊Xilinx產品許可網站。

進來后需要登錄,沒賬戶的那就需要注冊,點擊 創建賬號。

2.xilinx賬戶注冊

賬戶注冊很麻煩,我第一次注冊一直報錯,寫一個假名可以但是要符合我們姓名的格式,郵箱填qq郵箱即可,居住地區如實填寫。

3.參照我的來填,然后點擊next,這個是以前我注冊時的圖,我現在有帳號了重新做一個也麻煩,可以參考一下,盡量真實

3fc9c1e2-8ecc-11eb-8b86-12bb97331649.png

4.點擊藍框,彈出新的頁面,在紅框中輸入ip名,下面就會檢索出相關的ip,確認一下是不是我們需要的ip,不是就換個具體點的名搜。然后記得在前面勾選上,點擊 Add。

5.licences選項就多v_osd ip選項,記得勾選上,點擊藍框進行下一步

6.然后彈出一個框,如圖操作就行

40f9a35c-8ecc-11eb-8b86-12bb97331649.png

7.又會彈出一個框,黃色框內按圖選擇,紅色框內輸入電腦的mac地址,要自己查

41674dd0-8ecc-11eb-8b86-12bb97331649.png

8.mac地址查詢,網上百度一下很多,可以自己查,我這兒就一起說了吧。打開cdm,輸入紅框內的命令回車,選擇一個物理地址就行

9.點擊next

424377e2-8ecc-11eb-8b86-12bb97331649.png

10.點擊accept

42b957d2-8ecc-11eb-8b86-12bb97331649.png

11.叉掉彈出來的這個框,此時xilinx已經將ip的licence發送到你的注冊郵箱里了,可以登陸你的郵箱進行下載。如果沒收到,也可以點擊左下角下載許可

43051776-8ecc-11eb-8b86-12bb97331649.png

12.這是下載的許可

431fc4fe-8ecc-11eb-8b86-12bb97331649.png

13.打開licenses管理軟件

14.如圖操作,copy 下載的許可就可以了

整個流程就到此結束,注冊xilinx賬號比較麻煩,目前漂亮國管制比較嚴,所以現在更加麻煩。但是有個賬號就能直接上官網下載資料比較方便,追軟件也很方便,不用到處找資源。

原文標題:Xilinx注冊賬戶以及IP核license申請

文章出處:【微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Xilinx
    +關注

    關注

    73

    文章

    2200

    瀏覽量

    131130

原文標題:Xilinx注冊賬戶以及IP核license申請

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Vivado中IP被鎖定的解決辦法

    當使用不同版本的Vivado打開工程時,IP被鎖定的情況較為常見。不同版本的Vivado對IP的支持程度和處理方式有所不同。
    的頭像 發表于 02-25 14:00 ?174次閱讀
    Vivado中<b class='flag-5'>IP</b><b class='flag-5'>核</b>被鎖定的解決辦法

    上傳自己的組件到ESP-IDF組件注冊

    ) 安裝 Python 3.7+,并確保 `pip` 可用 注冊 [Espressif 賬戶](https://accounts.espressif.com/)(組件發布需要綁定該賬戶) 組件代碼
    發表于 12-07 10:38

    基于AXI DMA IP的DDR數據存儲與PS端讀取

    添加Zynq Processing System IP,配置DDR控制器和時鐘。7000系列的Zynq可以參考正點原子DMA回環測試設置。
    的頭像 發表于 11-24 09:25 ?3239次閱讀
    基于AXI DMA <b class='flag-5'>IP</b><b class='flag-5'>核</b>的DDR數據存儲與PS端讀取

    使用AXI4接口IP進行DDR讀寫測試

    本章的實驗任務是在 PL 端自定義一個 AXI4 接口的 IP ,通過 AXI_HP 接口對 PS 端 DDR3 進行讀寫測試,讀寫的內存大小是 4K 字節。
    的頭像 發表于 11-24 09:19 ?3730次閱讀
    使用AXI4接口<b class='flag-5'>IP</b><b class='flag-5'>核</b>進行DDR讀寫測試

    VDMA IP簡介

    VDMA端口信號 S_AXI_LITE:PS端可以通過AXI_LITE協議對IP進行控制; S_AXIS_S2MM:視頻流(AXI STREAM)輸入到IP的FIFO中
    發表于 10-28 06:14

    Vivado浮點數IP的握手信號

    Vivado浮點數IP的握手信號 我們的設計方案中,FPU計算單元將收到的三條數據和使能信號同步發給20多個模塊,同時只有一個模塊被時鐘使能,進行計算,但結果都會保留,發給數選。計算單元還需接受
    發表于 10-24 07:01

    Vivado浮點數IP的一些設置注意點

    Vivado浮點數IP的一些設置注意點 我們在vivado2018.3中使用了Floating-point(7.1)IP,可以自定義其計算種類及多模式選擇。有時多種計算可以用同一
    發表于 10-24 06:25

    ram ip的使用

    決定的。 ram 主要用來存放程序及程序執行過程中產生的中間數據、 運算結果等。 rom為只讀存儲器,只能讀取數據而不能向里面寫入數據。 本次講解的ram ipram指的是bram,即block
    發表于 10-23 07:33

    FPGA利用DMA IP核實現ADC數據采集

    DMA IP來實現高效數據傳輸的步驟,包括創建項目、配置ADC接口、添加和連接DMA IP、設計控制邏輯、生成比特流、軟件開發及系統集成。文章還強調了系統實現中不可或缺的
    的頭像 發表于 07-29 14:12 ?5099次閱讀

    VIVADO自帶Turbo譯碼器IP怎么用?

    turbo 譯碼器IP沒有輸出,不知道哪里出了問題,有經驗的小伙伴幫忙看看啊 搭建了turbo 譯碼器IP測試工程,用Matlab產生的數據源,調用turbo編碼器生成編碼數據,將
    發表于 06-23 17:39

    JESD204B IP的配置與使用

    物理層的位置,一種是物理層在JESD204 IP里;另外一種是物理層在JESD204 IP外部,需要再配置JESD204 phy IP進行使用。
    的頭像 發表于 05-24 15:05 ?2338次閱讀
    JESD204B <b class='flag-5'>IP</b><b class='flag-5'>核</b>的配置與使用

    Xilinx Shift RAM IP概述和主要功能

    Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個 LogiCORE IP ,用于在 FPGA 中實現高效的移位
    的頭像 發表于 05-14 09:36 ?1072次閱讀

    詳解Xilinx的10G PCS PMA IP

    如果要在Xilinx的FPGA上使用萬兆以太網通信,大致有三種方法構建協議棧。第一種使用GTX等Serdes作為底層的PHY,上層通過HDL實現構建MAC和IP層,這種方式難度會比較大,底層需要完成PHY層的設計,最終我想通過這種方式實現萬兆以太網的搭建。
    的頭像 發表于 04-18 15:16 ?1979次閱讀
    詳解<b class='flag-5'>Xilinx</b>的10G PCS PMA <b class='flag-5'>IP</b>

    一文詳解Video In to AXI4-Stream IP

    Video In to AXI4-Stream IP用于將視頻源(帶有同步信號的時鐘并行視頻數據,即同步sync或消隱blank信號或者而后者皆有)轉換成AXI4-Stream接口形式,實現了接口轉換。該IP還可使用VTC
    的頭像 發表于 04-03 09:28 ?2772次閱讀
    一文詳解Video In to AXI4-Stream <b class='flag-5'>IP</b><b class='flag-5'>核</b>

    TapLinx在Android上注冊失敗了怎么解決?

    我已經在 NXP 網站上注冊并創建了一個新的 Android 應用程序。我還生成了離線許可證密鑰。遺憾的是,當我嘗試注冊庫時,收到以下錯誤: Unable to complete the post
    發表于 04-02 07:50