通過遵循一些在PCB布局中放置去耦電容器的準則，了解如何減少二次諧波失真。

在上一篇文章中，我們討論了需要對稱的PCB布局以減少二次諧波失真。

在本文中，我們將看到，如果沒有適當的去耦，我們將無法從高速運算放大器中獲得最大的線性度性能。此外，我們將討論簡單地重新布置去耦電容器會影響高速放大級的失真性能。

電容器去耦差會增加失真

PCB的電源和接地導體確實表現出一定的電感。如果我們嘗試直接通過電源和接地導體提供設備的高頻電流，則該電感會引起問題。

回想一下，電感兩端出現的電壓降與電流變化率成正比。因此，在較高的頻率下，電源導體和接地導體之間會出現相對較大的壓降，我們將無法向IC提供恒定的電源電壓。

使用高速運算放大器時，電源電壓的變化將取決于信號，因此線性性能將大大降低。

為了解決這個問題，我們將去耦電容放置在運算放大器電源引腳附近。去耦電容器充當電荷源，可提供高頻電流并顯著降低電源電壓的變化。下圖顯示了驅動100Ω負載的AD9631運算放大器輸出的頻率成分。

圖1.適當去耦（左）和未去耦（右）的AD9631運算放大器的頻譜輸出。

如您所見，通過適當的去耦，可以大大減少失真分量。

使電容器的接地端子遠離運算放大器輸入

PCB布局是優化高速板失真性能的關鍵因素。考慮以下所示的布局示例，該示例用于采用SOIC封裝的運算放大器的同相放大級。

在這些示例中，所有組件都放置在電路板的頂側，而僅正電源軌的旁路電容器（C旁路1）在底側。我們假設電路板具有專用的接地層，并且以綠色圓圈表示的過孔將走線或焊盤連接到該接地層。

圖2.兩個電路圖，其中負電源的旁路電容器的位置不同。

如您所見，這兩個布局完全相同，除了負軌的旁路電容器（Cpass2）的位置。雖然左側的布局將Cpasspass2的接地端放置在靠近運算放大器輸入的位置，但右側的布局嘗試使此端子靠近負載并遠離運算放大器的輸入。

圖2（b）中的布局可以實現更好的失真性能。

注意返回電流路徑

為了理解為什么圖2（b）中的布局表現出較低的失真，請考慮當施加到負載的信號具有負極性時，即Cbypass2提供負載電流時，流過接地層的返回電流。

當輸出信號極性為負時，從負載汲取的電流流經頂層走線和運算放大器電路，如圖3中的藍色箭頭所示。

圖3.與圖2相同的圖，但是用藍色箭頭顯示電流。

我們知道，高頻回流電流直接在信號走線下方流動，以最大程度地減小環路面積。因此，圖3（a）中布局的返回電流應遵循類似于紅線所示的路徑。

但是，必須注意的是，盡管大多數返回電流都直接在信號走線的下方流動，但它仍然可以在接地面上稍微散開，如圖4所示。

圖4.高頻返回電流的分布。

因此，采用圖3（a）的布局，返回電流會擾動運算放大器輸入端的電壓。耦合至運算放大器輸入的誤差信號將取決于信號，因此將導致運算放大器輸出失真。由于與信號有關的誤差電壓僅在輸出電壓的一種極性（負極性）期間出現，因此它將主要增加二次諧波失真。

在圖3（b）的接地平面上，返回電流將選擇哪種路徑？

同樣，信號走線正下方的路徑（藍色箭頭下方）將提供盡可能低的電感。但是，在這種情況下，旁路蓋的接地側非常靠近負載的接地端子。因此，與最小電感的路徑相比，圖3（a）中紅色箭頭所示的路徑可以提供非常小的電阻。實際上，返回電流將選擇阻抗最小的路徑（應同時考慮路徑電感和電阻）。

為了確定返回電流的確切分布，我們需要仿真工具。但是，我們可以推斷出一部分返回電流將流向紅色箭頭，而相對較小的電流將流向藍色箭頭。在信號走線下方流過相對較小的電流的情況下，我們可以期望在電路的敏感節點下方（運放輸入周圍）有一個“更安靜”的接地。

使旁路電容的接地端遠離運算放大器輸入是一種減少諧波失真的有效技術，并且在不同芯片制造商的不同技術文檔中通常建議使用該技術。

如果負載遠離運算放大器輸出怎么辦？

讓我們再看一個示例，其中負載位于距運算放大器輸出一定距離的位置，如圖5所示。

圖5.我們的示例運算放大器電路，但負載距離運算放大器輸出較遠。

同樣，我們應使旁路電容器的接地端遠離運算放大器輸入。電容器應放置在靠近運算放大器電源引腳的地方，其接地端子應靠近運算放大器的輸出。

返回電流的很大一部分應遵循上面討論的低電阻路徑，導致返回電流路徑由下圖中的紅線表示。

需要適當的去耦，才能從高速運算放大器中獲得最大的線性度性能。此外，旁路電容器的接地端應放置在靠近運算放大器的位置，并遠離其輸入，以便我們在電路的敏感節點下方（運算放大器輸入附近）可以有一個“更安靜”的接地。
編輯：lyn