關于SiC MOSFET的并聯問題，英飛凌已陸續推出了很多技術資料，幫助大家更好的理解與應用。這篇微信文章將延續“仿真看世界”系列一貫之風格，借助器件SPICE模型與Simetrix仿真環境，分析SiC MOSFET單管在并聯條件下的均流特性。

仿真只是工具，仿真無法替代實驗，仿真只供參考，切勿癡迷迷信。以上寒暄既畢，我們直奔主題：

1、選取仿真研究對象

SiC MOSFET

IMZ120R045M1(1200V/45mΩ)、TO247-4pin、兩并聯

Driver IC

1EDI40I12AF、單通道、磁隔離、驅動電流±4A(min)

2、仿真電路Setup

如圖1所示，基于雙脈沖的思路，搭建雙管并聯的主回路和驅動回路，并設置相關雜散參數，環境溫度為室溫。

外部主回路：直流源800Vdc、母線電容Capacitor(含寄生參數)、母線電容與半橋電路之間的雜散電感Ldc_P和Ldc_N、雙脈沖電感Ls_DPT

并聯主回路：整體為半橋結構，雙脈沖驅動下橋SiC MOSFET，與上橋的SiC MOSFET Body Diode進行換流。下橋為Q11和Q12兩顆IMZ120R045M1，經過各自發射極(源極)電感Lex_Q11和Lex_Q12，以及各自集電極(漏極)電感Lcx_Q11和Lcx_Q12并聯到一起；同理上橋的Q21和Q22的并聯結構也是類似連接。

并聯驅動回路：基于TO247-4pin的開爾文結構，功率發射極與信號發射級可彼此解耦，再加上1EDI40I12AF這顆驅動芯片已配備OUTP與OUTN管腳，所以，每個單管的驅動部分都有各自的Rgon、Rgoff和Rgee(發射極電阻)，進行兩并聯后與驅動IC的副邊相應管腳連接。

驅動部分設置：通過調整驅動IC副邊電源和穩壓電路，調整門級電壓Vgs=+15V/-3V，然后設置門極電阻Rgon=15Ω，Rgoff=5Ω，Rgee先近似設為0Ω(1pΩ)，外加單管門極與驅動IC之間的PCB走線電感。

圖1.基于TO247-4Pin的SiC雙管并聯的雙脈沖電路示意圖

3、并聯動態均流仿真

SiC MOSFET并聯的動態均流與IGBT類似，只是SiC MOSFET開關速度更快，對一些并聯參數會更為敏感。如圖2所示，我們先分析下橋Q11和Q12在雙脈沖開關過程中的動態均流特性及其影響因素：

圖2.下橋SiC雙管并聯的雙脈沖電路示意圖

3.1 器件外部功率源極電感Lex對并聯開關特性的影響

設置Lex_Q11=5nH,Lex_Q12=10nH，其他參數及仿真結果如下：

圖3.不同Lex電感的并聯均流仿真結果

3.2 器件外部功率漏極電感Lcx對并聯開關特性的影響

設置Lcx_Q11=5nH,Lcx_Q12=10nH，其他參數及仿真結果如下：

圖4.不同Lcx電感的并聯均流仿真結果

3.3 器件外部門級電感Lgx對并聯開關特性的影響

設置門級電感Lgx_Q11=20nH,Lgx_Q12=40nH，其中Rgon和Rgoff的門級電感都是Lgx，其他參數及仿真結果如下：

圖5.不同Lgx電感的并聯均流仿真結果

3.4器件外部源極環流電感Lgxe和環流電阻Rgee對并聯開關特性的影響

在Lex電感不對稱(不均流)的情況下，設置不同的源極抑制電感和電阻Lgxe=20nH,Rgee=1Ω和3Ω，看看對驅動環流的抑制與均流效果，其仿真結果如下：

圖6.加源極抑制電感和電阻之前(虛線)和加之后(實線)的均流特性變化

圖7.不同源極抑制電感和電阻(1Ω虛線)和(3Ω實線)的均流特性變化

4、總結

基于以上TO247-4pin的SiC MOSFET兩并聯的仿真條件與結果，我們可以得到如下一些初步的結論(TO-247-3pin由于源極回路相對復雜，且看下期“仿真看世界”詳細分解)：

1、并聯單管的源極電感Lex差異，SiC MOSFET的開通與關斷的均流對此非常敏感。因為，源極電感的差異也會耦合影響到驅動回路，以進一步影響均流。如下圖8所示，以關斷為例，由于源極電感Lex不同，造成源極環流和源極的電位差(VQ11_EE-VQ12_EE)，推高了Q11源極電壓VQ11_EE，間接降低了Q11門級與源極之間的電壓Vgs_Q11。

圖8.不同源極電感時，關斷時的源極環流與源極電位差

2、并聯單管的漏極電感Lcx差異，對均流影響的影響程度要明顯低與源極電感。因為漏極電感不會直接影響由輔助源極和功率源極構成的源極環流回路。

3、門極電感差異對動態均流的影響不明顯，而且驅動電壓Vgs波形幾乎沒有變化。如果把主回路的總雜散電感減小，同時把門級電阻變小，讓SiC工作在更快的di/dt和dv/dt環境，此時門級電感對均流的影響可能會稍微明顯一點。

4、輔助源極電阻Rgee，對抑制源極環流和改善動態均流的效果也不甚明顯。

行文將盡，去意闌珊；想必大家心中難免困惑：既然Rgee對抑制源極環流效果一般，那如果給門極增加一點Cge電容呢？為此，又補充了一組仿真，以饗讀者：

圖9 增加1nF門級Cge電容對源極不均流特性的影響(虛線為無Cge，實線為有Cge)

由上述仿真可以看出，Cge電容對于關斷幾乎沒有影響，而Cge之于開通只是以更慢的開通速度，增加了Eon，同時減輕了開通電流振蕩，但是對于開通的均流差異和損耗差異，影響也不大。

原文標題：仿真看世界之SiC MOSFET單管的并聯均流特性

文章出處：【微信公眾號：英飛凌工業半導體】歡迎添加關注！文章轉載請注明出處。

責任編輯：haq