国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Vivado下怎么查看各子模塊的資源占用?

電子設計 ? 來源:OpenFPGA微信公眾號 碎碎思 ? 作者:OpenFPGA微信公眾號 ? 2022-07-25 17:50 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

作者:碎碎思,來源:OpenFPGA微信公眾號

圖形界面操作

完成Implementation后,在Vivado IDE左側的Flow Navigator點擊Open Implemented Design,然后點擊report_utilization。

pIYBAGAKKAiACpy-AAA1t_79c0Y093.png

新建一個名字和選擇是否導出到文件,點擊OK。

o4YBAGAKKEyAFuf8AAMLpLjx2NM746.png

在生成的結果中選中某一類資源,會看到按模塊排列的資源占用情況。

pIYBAGAKKKWAG76oAAQepWkrmA4662.png

當然,點擊圖示箭頭位置可以按照%顯示資源。

TCL操作

report_utilization -hierarchical

pIYBAGAKKOiALsrqAASVqxGEidw893.png

圖示箭頭窗口下面的命令行位置輸入上述命令,回車即可。

o4YBAGAKKSuAIxvgAAMzGCR4jAE857.png

審核編輯 黃昊宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Vivado
    +關注

    關注

    19

    文章

    857

    瀏覽量

    71114
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Vivado中IP核被鎖定的解決辦法

    當使用不同版本的Vivado打開工程時,IP核被鎖定的情況較為常見。不同版本的Vivado對IP核的支持程度和處理方式有所不同。
    的頭像 發表于 02-25 14:00 ?189次閱讀
    <b class='flag-5'>Vivado</b>中IP核被鎖定的解決辦法

    激光焊接技術在焊接微電子模塊工藝中的應用

    激光焊接技術作為一種高精度和高效率的加工方法,在微電子模塊的制造過程中扮演著至關重要的角色。其憑借獨特的能量控制方式和極小的熱影響區,為微電子領域提供了高質量的連接解決方案,尤其適用于對熱敏感和結構
    的頭像 發表于 11-26 11:31 ?260次閱讀
    激光焊接技術在焊接微電<b class='flag-5'>子模塊</b>工藝中的應用

    NVMe高速傳輸之擺脫XDMA設計45:上板資源占用率分析

    Block Design 設計后進行綜合與實現, NoP 邏輯加速引擎的在不同 FPGA 平臺中的資源占用率分別如表 1 和表 2 所示。 從表中可以看到, 本課題設計的 NoP邏輯加速引擎資源
    發表于 11-13 08:36

    vivado連接Atry A7-35T死機怎么解決?

    前提條件: 1)開發板是Digilent的ARTY A7-35T開發版,也就是《手把手教你設計CPU-RISC-V處理器》中介紹的那塊板子 2)vivado安裝正常,可以啟動,跑make mcs
    發表于 11-07 06:05

    win10環境使用vivado生成.bit與.mcs文件

    在hbirdv2參考文檔中使用make指令生成system.bit和system.mcs文件,但是虛擬機本身會消耗計算資源,導致運行速度變慢,對于不習慣在linux編輯代碼的人,還需要來回倒騰代碼
    發表于 10-27 08:25

    vcs和vivado聯合仿真

    我們在做參賽課題的過程中發現,上FPGA開發板跑系統時,有時需要添加vivado的ip核。但是vivado仿真比較慢,vcs也不能直接對添加了vivado ip核的soc系統進行仿真。在這種情況
    發表于 10-24 07:28

    vivado上基于二進制碼對指令運行狀態進行判斷

    成對應的.dasm文件,用于查看對應的匯編指令。 獲取測試指令 以helloworld為例,在生成對應的兩個文件之后,我們可以選取想要測試的指令導入vivado 我們以測試 li a0 8 addi a0
    發表于 10-24 06:31

    【VPX361】青翼凌云科技基于3U VPX總線架構的XCZU47DR射頻收發子模塊

    VPX361是一款基于3U VPX總線架構的8路射頻收發子模塊,板卡采用1片XCZU47DR RFSOC來實現8路射頻信號的高速采集、信號生成以及處理,并進行智能目標識別。
    的頭像 發表于 09-15 14:42 ?2303次閱讀
    【VPX361】青翼凌云科技基于3U VPX總線架構的XCZU47DR射頻收發<b class='flag-5'>子模塊</b>

    vivado仿真時GSR信號的影響

    利用vivado進行設計xilinx FPGA時,寫完設計代碼和仿真代碼后,點擊run simulation(啟動modelsim進行仿真)。
    的頭像 發表于 08-30 14:22 ?1373次閱讀
    <b class='flag-5'>vivado</b>仿真時GSR信號的影響

    Vivado無法選中開發板的常見原因及解決方法

    對應的器件信息和約束文件(XDC),大大簡化工程初始化流程。然而,在某些情況,我們可能會發現 Vivado 的界面中無法選中目標開發板,導致只能手動選擇器件。那么,遇到這種情況該如何處理呢?
    的頭像 發表于 07-15 10:19 ?1707次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發板的常見原因及解決方法

    涂鴉WiFi模塊原理圖加PCB封裝

    涂鴉WiFi模塊原理圖加PCB封裝
    發表于 06-04 16:36 ?102次下載

    HarmonyOS優化應用預置圖片資源加載耗時問題性能優化

    CPU解壓縮生成的圖片資源占用較多的內存空間,給內存造成更大的壓力,可能會引起卡頓掉幀。此時可以借助紋理壓縮技術,將預置圖片在構建過程中進行轉碼和壓縮,節省CPU的處理過程,減少占用內存,提升應用性
    發表于 05-29 16:11

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結果(以 Vivado 2024.2 為例)。
    的頭像 發表于 05-19 14:22 ?1295次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結果

    verilog模塊的調用、任務和函數

    在做模塊劃分時,通常會出現這種情形,某個大的模塊中包含了一個或多個功能子模塊,verilog是通過模塊調用或稱為模塊實例化的方式來實現這些
    的頭像 發表于 05-03 10:29 ?1569次閱讀
    verilog<b class='flag-5'>模塊</b>的調用、任務和函數

    谷歌發布混合量子模擬方法

    據外媒報道,谷歌發布了一種混合量子模擬方法;論文已經在Nature正式發表,谷歌混合量子模擬器的核心在于將模擬和數字技術相結合;是全新的模擬-數字方案,可在保持速度的同時增強可控制性,這一方案顛覆了
    的頭像 發表于 04-22 17:17 ?824次閱讀