作者:watchmanZYNQ微信公眾號
出現問題以及分析
vivado2017.4生成比特流失敗,報錯信息:

[Drc 23-20]規則違反(NSTD-1)未指定的I/O標準,-142個邏輯端口中有4個使用I/O標準(IOSTANDARD)值“ DEFAULT”,而不是用戶分配的特定值。
這可能會導致I/O爭用或與電路板電源或連接性不兼容,從而影響性能,信號完整性,或者在極端情況下會損壞設備或所連接的組件。
若要更正此沖突,請指定所有I/O標準。除非所有邏輯端口都定義了用戶指定的I/O標準值,否則此設計將無法生成位流。
要允許使用未指定的I/O標準值創建位流(不建議),請使用以下命令:set_property SEVERITY {Warning} [get_drc_checks NSTD-1].NOTE

使用Vivado Runs基礎結構時(例如,launch_runs Tcl命令),請將此命令添加到.tcl文件,并將該文件作為執行運行的write_bitstream步驟的預鉤添加。
問題端口:USBIND_0_port_indctl [1:0],USBIND_0_vbus_pwrfault,USBIND_0_vbus_pwrselect。
解決辦法:
新建記事本,添加以下三句:
1set_property SEVERITY {Warning} [get_drc_checks NSTD-1] 2 3set_property SEVERITY {Warning} [get_drc_checks RTSTAT-1] 4 5set_property SEVERITY {Warning} [get_drc_checks UCIO-1]
重命名為 name.tcl文件(確定后綴格式有效)
在進入vivado軟件,在generate bitstream 界面如下,右鍵進入setting

點擊tcl.pre

選中剛才配置的name.tcl
點擊OK,就行了,之后就可以成功生成bit流了。
審核編輯:何安
-
Vivado
+關注
關注
19文章
857瀏覽量
71152
發布評論請先 登錄
急急急!我正在使用vivado2019.2,請幫忙生成一個項目。
使用TinyFPGA-Bootloader將比特流加載到FPGA
請問如何在e203中安裝linux操作系統?
Windows系統下用vivado將電路燒寫到MCU200T板載FLASH的方法
RISC-V 蜂鳥E203在Arty A7 100T上的燒錄與測試
openocd failed with code (1)的一種解決辦法
E203移植genesys2(差分時鐘板)生成比特流文件全過程
Vivado中向FPGA的Flash燒錄e203的方法
stm32f407ZGT6生成的bootloader打印的app分區偏移地址正常嗎?
workbench6.3.2生成的代碼,無法用pilot電機參數識別,無法通訊怎么解決?
workbench6.3.2生成的代碼,無法用pilot電機參數識別,無法通訊怎么解決?
H500頻譜分析儀自校準失敗與自檢報錯:從診斷到修復完整方案
workbench6.3.2生成的代碼,無法用pilot電機參數識別,無法通訊怎么解決?
S32K148EVB_LAN8651生成錯誤的原因?
是德N9040B頻譜分析儀開機PCI報錯、自校準失敗維修
vivado2017.4生成比特流失敗報錯信息
評論