国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

怎么利用官網(wǎng)和Vivado的Documention進(jìn)行相關(guān)的操作

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2020-12-28 09:39 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

有的時候需要查找一些官網(wǎng)的例程進(jìn)行學(xué)習(xí)和參考,但是總感覺無從下手,今天就教大家怎么利用官網(wǎng)和Vivado的Documention進(jìn)行相關(guān)的操作。不清楚使用哪些IP或者不清楚需要參考哪個文檔

首先點擊Help-->Documention and Tutorials就可以打開XIlinx Documention瀏覽器了。

148e9488-46d5-11eb-8b86-12bb97331649.png

打開后如下:

14c2e3be-46d5-11eb-8b86-12bb97331649.png

主要分為:1、分類窗口;2、文件選擇窗口;3、設(shè)置窗口;4、選擇窗口;

可以在3窗口進(jìn)行搜索。

假如現(xiàn)在我需要查找一下7系列FPGA中關(guān)于HLS的使用,那么我可以通過1窗口進(jìn)行分類選擇,如下:

15451604-46d5-11eb-8b86-12bb97331649.png

157a1ab6-46d5-11eb-8b86-12bb97331649.png

15cdc71a-46d5-11eb-8b86-12bb97331649.png

就可以在2窗口得到我想要的文檔:

16406932-46d5-11eb-8b86-12bb97331649.png

點擊進(jìn)去就可以閱讀,如果想要下載也可以,這里可以進(jìn)行兩種設(shè)置,一是下載路徑設(shè)置二是打開文檔的閱讀器設(shè)置,具體位置如下圖所示:

1672609a-46d5-11eb-8b86-12bb97331649.png

171bb9d8-46d5-11eb-8b86-12bb97331649.png

可以按照自己的需求進(jìn)行設(shè)置。找到了或者已知使用哪種或者哪個IP怎么下載例程

這里提供兩種方式:

1、使用Xilinx Doc直接搜索相關(guān)的Doc,這里舉例AXI ethernet,相關(guān)的應(yīng)用手冊是xapp1082(還有其他的參考,這里以比較常見的舉例),直接搜索這個文檔,打開后如下圖所示:

17b987bc-46d5-11eb-8b86-12bb97331649.png

這兩個位置可以下載相關(guān)參考例程,直接點擊下載即可,建議該文檔直接使用Chrome打開,點擊鏈接會知道跳轉(zhuǎn),其他PDF閱讀器也可。

2、在IP管理器里找到該IP

186ae23c-46d5-11eb-8b86-12bb97331649.png

雙擊進(jìn)入

18ba19f6-46d5-11eb-8b86-12bb97331649.png

其中左上角的Documentation,有Product Guide等文檔,其中Change Log(修改BUG記錄)、Product Webpage和Answer Records都是比較重要的文檔,對使用好該IP都有很重要的作用,因為與本篇文章不想關(guān),這里就不展開描述了,點擊Product Guide就能通過Xilinx Documentation打開這個文檔,這個文檔相當(dāng)相當(dāng)重要,包括整個IP的使用說明,每個參數(shù)的說明,時序相關(guān),以及一些Debug,仿真相關(guān)說明,如果在使用該IP時出現(xiàn)問題,請仔細(xì)閱讀該文檔,同時該文檔會提供參考示例鏈接(這個IP比較特殊,是兩個IP結(jié)合在一起的,所以沒有refence(瘋狂翻車))。

怎么使用下載下來的參考設(shè)計

目前官網(wǎng)下載下來的參考例程異常“簡單",主要通過TCL腳本提供,對于不熟悉使用該腳本的人可能會比較懵,但是不需要過于擔(dān)心,只需要按照下面的步驟就可以輕松利用該腳本構(gòu)建Vivado工程。

下載下來的參考文件一定要先閱讀readme文件,里面包含了整個例程的作用和文件構(gòu)成,以XAPP1082為例如下:

1933d160-46d5-11eb-8b86-12bb97331649.png

進(jìn)入到xapp1082xapp1082_2017_4hardwarevivadoscripts文件夾下,可以看到四個例程:

197a0f18-46d5-11eb-8b86-12bb97331649.png

作用就不展開描述了,隨便進(jìn)入一個文件夾下:

19b3d568-46d5-11eb-8b86-12bb97331649.png

里面只用三個文件,總大小不足100k(要是一個完整的工程,至少要100M左右,所以TCL的作用不言而喻),進(jìn)如這個文件夾主要想要確認(rèn)下導(dǎo)出該腳本的Vivado版本(不確認(rèn)的話,后期運行會報錯),外層文件夾已經(jīng)有相關(guān)的版本說明了(xapp1082_2017_4)打開pl_eth_sgmii_bd.tcl(記事本及相關(guān)文本閱讀器都可以):

19f1b6a8-46d5-11eb-8b86-12bb97331649.png

如果你的Vivado版本和這個一樣,那么不需要修改,如果不一樣請修改和你的版本一樣,我使用的是Vivado2018.3,修改如下:

接下來打開Linux terminal or Vivado tcl shell in windows

通過CD命令進(jìn)入歷程所在的文件夾:

1ab447ae-46d5-11eb-8b86-12bb97331649.png

注意這里是“/”不是WIN系統(tǒng)常用的“”,之后執(zhí)行:

vivado -source pl_eth_sgmii.tcl

1adfd72a-46d5-11eb-8b86-12bb97331649.png

就可以打開Vivado并自動構(gòu)建Demo了:

1b14b558-46d5-11eb-8b86-12bb97331649.png

這里說明一下,我使用的Vivado版本和例程版本不相同所以構(gòu)建完成后會有一些小Bug,按照提示修改即可。

構(gòu)建的工程保存在如下路徑:

責(zé)任編輯:xj

原文標(biāo)題:【Vivado那些事】如何查找官網(wǎng)例程及如何使用官網(wǎng)例程

文章出處:【微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • IP
    IP
    +關(guān)注

    關(guān)注

    5

    文章

    1863

    瀏覽量

    155843
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    857

    瀏覽量

    71112

原文標(biāo)題:【Vivado那些事】如何查找官網(wǎng)例程及如何使用官網(wǎng)例程

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    Vivado中IP核被鎖定的解決辦法

    當(dāng)使用不同版本的Vivado打開工程時,IP核被鎖定的情況較為常見。不同版本的Vivado對IP核的支持程度和處理方式有所不同。
    的頭像 發(fā)表于 02-25 14:00 ?183次閱讀
    <b class='flag-5'>Vivado</b>中IP核被鎖定的解決辦法

    利用 NucleiStudio IDE 和 vivado 進(jìn)行軟硬件聯(lián)合仿真

    本文利用NucleiStudio IDE 和 vivado 對 NICE demo協(xié)處理器進(jìn)行軟硬件聯(lián)合仿真。 1. 下載demo_nice例程:https://github.com
    發(fā)表于 11-05 13:56

    利用vivado實現(xiàn)對e200_opensource 蜂鳥E203一代的仿真

    ] 【分享】技術(shù)分享--利用NucleiStudio IDE和vivado進(jìn)行軟硬件聯(lián)合仿真作者:Jue 不知為何無法復(fù)制網(wǎng)址,只能用署名的方式感謝原作者提供的思路。 本文也可以作為新手學(xué)習(xí)
    發(fā)表于 10-31 06:14

    vivado時序分析相關(guān)經(jīng)驗

    vivado綜合后時序為例主要是有兩種原因?qū)е拢?1,太多的邏輯級 2,太高的扇出 分析時序違例的具體位置以及原因可以使用一些tcl命令方便快速得到路徑信息
    發(fā)表于 10-30 06:58

    沒有開發(fā)板的情況,在Vivado進(jìn)行蜂鳥E203的基礎(chǔ)內(nèi)核的drystone跑分

    由于開發(fā)板可能不能第一時間拿到手,而這時候我們要開始相關(guān)的工作,所以我們需要找到一種方法在沒有開發(fā)板下能夠推進(jìn)進(jìn)度,本文主要介紹在Vivado進(jìn)行drystone的仿真跑分。 創(chuàng)建一個Viv
    發(fā)表于 10-27 06:35

    沒有開發(fā)板的情況下,在Vivado進(jìn)行蜂鳥E203的基礎(chǔ)內(nèi)核的drystone跑分

    由于開發(fā)板可能不能第一時間拿到手,而這時候我們要開始相關(guān)的工作,所以我們需要找到一種方法在沒有開發(fā)板下能夠推進(jìn)進(jìn)度,本文主要介紹在Vivado進(jìn)行drystone的仿真跑分。 創(chuàng)建一個Viv
    發(fā)表于 10-24 07:36

    vcs和vivado聯(lián)合仿真

    我們在做參賽課題的過程中發(fā)現(xiàn),上FPGA開發(fā)板跑系統(tǒng)時,有時需要添加vivado的ip核。但是vivado仿真比較慢,vcs也不能直接對添加了vivado ip核的soc系統(tǒng)進(jìn)行仿真。
    發(fā)表于 10-24 07:28

    如何在vivado上基于二進(jìn)制碼對指令運行狀態(tài)進(jìn)行判斷

    vivado仿真運行判斷狀態(tài)是否正確。 獲取二進(jìn)制代碼 在Nucleistudio中打開相關(guān)項目的Properties,按路徑打開C/C++ Build -&gt;setting,找到
    發(fā)表于 10-24 06:46

    vivado上基于二進(jìn)制碼對指令運行狀態(tài)進(jìn)行判斷

    vivado仿真運行判斷狀態(tài)是否正確。 獲取二進(jìn)制代碼 在Nucleistudio中打開相關(guān)項目的Properties,按路徑打開C/C++ Build -&gt;setting,找到
    發(fā)表于 10-24 06:31

    vivado仿真時GSR信號的影響

    利用vivado進(jìn)行設(shè)計xilinx FPGA時,寫完設(shè)計代碼和仿真代碼后,點擊run simulation(啟動modelsim進(jìn)行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?1370次閱讀
    <b class='flag-5'>vivado</b>仿真時GSR信號的影響

    電子元器件貿(mào)易企業(yè)網(wǎng)SEO優(yōu)化操作手冊(2025版)

    電子元器件貿(mào)易企業(yè)網(wǎng)SEO優(yōu)化操作手冊電子元器件貿(mào)易企業(yè)網(wǎng),目前破解線上流量困境、精準(zhǔn)觸達(dá)采購商的關(guān)鍵。當(dāng)前,工程師與采購經(jīng)理通過搜索引
    的頭像 發(fā)表于 08-05 16:03 ?2269次閱讀
    電子元器件貿(mào)易企業(yè)<b class='flag-5'>官</b><b class='flag-5'>網(wǎng)</b>SEO優(yōu)化<b class='flag-5'>操作</b>手冊(2025版)

    Vivado無法選中開發(fā)板的常見原因及解決方法

    在使用 AMD Vivado Design Suite 對開發(fā)板(Evaluation Board)進(jìn)行 FPGA 開發(fā)時,我們通常希望在創(chuàng)建工程時直接選擇開發(fā)板,這樣 Vivado 能夠自動配置
    的頭像 發(fā)表于 07-15 10:19 ?1707次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發(fā)板的常見原因及解決方法

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?1294次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    Vivado HLS設(shè)計流程

    為了盡快把新產(chǎn)品推向市場,數(shù)字系統(tǒng)的設(shè)計者需要考慮如何加速設(shè)計開發(fā)的周期。設(shè)計加速主要可以從“設(shè)計的重用”和“抽象層級的提升”這兩個方面來考慮。Xilinx 推出的 Vivado HLS 工具可以
    的頭像 發(fā)表于 04-16 10:43 ?1624次閱讀
    <b class='flag-5'>Vivado</b> HLS設(shè)計流程

    華企盾:局域網(wǎng)監(jiān)管怎么操作?常見的局域網(wǎng)監(jiān)管方法

    目前的企業(yè)辦公以及各類局域網(wǎng)環(huán)境中,對網(wǎng)絡(luò)內(nèi)的活動進(jìn)行有效監(jiān)控變得愈發(fā)重要。無論是為了保障網(wǎng)絡(luò)安全、提高員工工作效率,還是為了防止數(shù)據(jù)泄露等情況發(fā)生,掌握局域網(wǎng)監(jiān)控的操作方法都是必不可
    的頭像 發(fā)表于 03-12 15:09 ?938次閱讀