在高速PCB設計時為了防止反射就要考慮阻抗匹配，但由于PCB的加工工藝限制了阻抗的連續性而仿真又仿不到，在原理圖的設計時怎樣來考慮這個問題？另外關于IBIS模型，不知在那里能提供比較準確的IBIS模型庫。我們從網上下載的庫大多數都不太準確，很影響仿真的參考性。

在設計高速PCB電路時，阻抗匹配是設計的要素之一。而阻抗值跟走線方式有絕對的關系，例如是走在表面層（microstrip）或內層（stripline/doublestripline），與參考層（電源層或地層）的距離，走線寬度，PCB材質等均會影響走線的特性阻抗值。也就是說要在布線后才能確定阻抗值。一般仿真軟件會因線路模型或所使用的數學算法的限制而無法考慮到一些阻抗不連續的布線情況，這時候在原理圖上只能預留一些terminators（端接），如串聯電阻等，來緩和走線阻抗不連續的效應。

真正根本解決問題的方法還是布線時盡量注意避免阻抗不連續的發生。IBIS模型的準確性直接影響到仿真的結果。基本上IBIS可看成是實際芯片I/Obuffer等效電路的電氣特性資料，一般可由SPICE模型轉換而得（亦可采用測量，但限制較多），而SPICE的資料與芯片制造有絕對的關系，所以同樣一個器件不同芯片廠商提供，其SPICE的資料是不同的，進而轉換后的IBIS模型內之資料也會隨之而異。也就是說，如果用了A廠商的器件，只有他們有能力提供他們器件準確模型資料，因為沒有其它人會比他們更清楚他們的器件是由何種工藝做出來的。如果廠商所提供的IBIS不準確，只能不斷要求該廠商改進才是根本解決之道。

在高速PCB設計時我們使用的軟件都只不過是對設置好的EMC、EMI規則進行檢查，而設計者應該從那些方面去考慮EMC、EMI的規則？怎樣設置規則？

一般EMI/EMC設計時需要同時考慮輻射（radiated）與傳導（conducted）兩個方面。前者歸屬于頻率較高的部分（》30MHz）后者則是較低頻的部分（《30MHz）。所以不能只注意高頻而忽略低頻的部分。一個好的EMI/EMC設計必須一開始布局時就要考慮到器件的位置PCB迭層的安排重要聯機的走法器件的選擇等如果這些沒有事前有較佳的安排事后解決則會事倍功半增加成本。例如時鐘產生器的位置盡量不要靠近對外的連接器高速信號盡量走內層并注意特性阻抗匹配與參考層的連續以減少反射器件所推的信號之斜率（slewrate）盡量小以減低高頻成分選擇去耦合（decoupling/bypass）電容時注意其頻率響應是否符合需求以降低電源層噪聲。另外注意高頻信號電流之回流路徑使其回路面積盡量小（也就是回路阻抗loopimpedance盡量小）以減少輻射。還可以用分割地層的方式以控制高頻噪聲的范圍。最后適當的選擇PCB與外殼的接地點。
責任編輯人：CC