国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Pentek 開展的FPGA設計,縮短設計周期同時最小化風險

電子設計 ? 來源:Xilinx Blog ? 作者: Robert Sgandurra ? 2020-12-20 10:04 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

作者:Robert Sgandurra,Pnetek公司產品總監

當面對一個項目計劃時,你最后一次聽到“需要多長時間就花多長時間”或者“如果第一次不成功,不要擔心,你總能搞定的”這些話大概是什么時候的事?很可能從來就沒有過。隨著FPGA變得越來越強大,處理的任務范圍也越來越廣,縮短設計周期并且最小化風險變得前所未有的重要。

Pentek公司作為一家商用現貨(COTS)FPGA的數據處理和采集產品制造商,通常是FPGA技術與最終用戶應用之間的接口。這使得Pentek處于支持客戶作為工程合作伙伴的獨特位置,其最終共同目標是解決他們的最終需求。 Pentek已經學到了很多關于如何縮短設計周期和最小化客戶風險的知識。 以下是Pentek及其客戶發現的有價值的一系列策略。

利用FPGA設計工具

Pentek公司推出的每一款基于FPGA的產品交付時都附帶一整套功能包,作為IP來進行安裝。盡管這些產品可以直接用來實現數據采集和處理的解決方案,但是大多數用戶都會安裝自己自定義的IP來進行特定應用的處理。Pentek公司推出的FPGA設計工具集搭配Zynq UltraScale+ RFSoC會提供所有生產用的IP以及一些通用功能的IP庫,用戶在搭建自己設計時可以用到。這些IP集成模塊可以輕松的導入Xilinx Vivado設計工具,所有IP都支持AXI4協議并且可以無縫對接Xilinx提供的IP資源。這可以讓我們快速訪問整個設計,不用再去學習新的工具或者了解IP設計定義,從而節省了項目啟動時間。

圖1:利用Xilinx和Pentek向導模塊組合開展的FPGA設計

使用廠家提供的IP功能

雖然每個用戶的設計都是不同的,但是所需的許多功能都是相似的,每一款硬件產品所提供的IP不僅支持硬件特性,比如A/D轉換板卡的數據采集或者D/A轉換板卡的波形發生器,而且還支持一些比較常見的高級功能,原本這些功能可能是由硬件來處理的。Pentek公司推出的基于Zynq UltraScale+ RFSoCs的產品支持以下功能庫:
? 數據采集用于抓取和傳輸A/D數據
? 波形生成,將數據傳輸給D/A或者讀取存儲在內存中的波形數據
? 用于雷達測試應用的雷達啁啾聲和信號發生器
? A/D校正功能
? 100GigE UDP引擎
? DMA引擎用于高速數據流設計

在每種情況下用戶都可以通過編輯提供的VHDL源代碼來使用這些IP功能,在所有情況下從競爭的角度來看經過測試的IP加速了產品開發并且降低了風險。

簡化從開發到部署的流程

Pentek公司推出的Quartz系列采用的是Zynq UltraScale+ RFSoCs,而且都是基于QuartzXM,它是一款緊湊的模塊系統,包括了Zynq UltraScale+ RFSoC所需的所有電路設計。

圖2:Model 6001 QuartzXM RFSoC模塊化系統

這個設計背后的想法很簡單:解決模塊電路設計和PCB方面面臨的最大挑戰,并且保證Zynq UltraScale+ RFSoC最佳的模擬和數字性能。當這款模塊設計完成并且經過驗證,Pentek公司可以擴展為各種接口形式的模塊,比如PCIe和3U VPX。

圖3:Model 5950,3U VPX RFSoC模塊板卡(拆下蓋子顯示的是QuartzXM)

雖然以標準的形式提供這種設計非常重要,但是用戶所能看到的最大好處是可以在有限的空間或者不滿足標準形式應用部署Zynq UltraScale+ RFSoC。Pentek公司提供的工具集包含所需的電氣、機械和散熱設計指導,讓客戶能夠為QuartzXM設計自己的承載板卡。將如此多的功能封裝在QuartzXM模塊中,用戶可以從一款經過驗證的Zynq UltraScale+ RFSoC平臺開始,專注于更簡單的承載板卡設計。此外它還提供了一套標準的、低成本的、易于操作的原型開發流程,用戶可以根據自己情況選擇PCIe接口的Quartz模塊,或者使用3U VPX形式的模塊,還提供低成本的Model 8257開發模塊共用戶選擇。開發好應用程序IP和軟件之后,在需要時可以通過設計定制的載板將解決方案部署到系統中,因為這兩個系統的硬件核心是相同的,所有IP和軟件可以在不做任何更改的情況下從開發移植到部署系統中,所以這些設計技術都大大降低了風險,縮短了開發時間。

提供工程師對工程師的支持方式,確保產品的成功

即使提供最好的產品文檔也抵不上工程師對工程師的對話交流,這對于設計的整個周期可以最小化風險同時節省時間。Pentek公司推出的所有產品都提供免費的終身技術支持服務,如果出現問題客戶可以隨時聯系到Pentek公司的工程師。

設計周期時間和降低風險是整個項目過程中非常真實重要的一部分,盡管風險永遠是開發創新過程中固有的一部分,Pentek公司的態度是認為降低風險縮短設計周期與為客戶提供最高性能和創新產品是同等重要的事情。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1660

    文章

    22412

    瀏覽量

    636403
  • Xilinx
    +關注

    關注

    73

    文章

    2200

    瀏覽量

    131152
  • 波形發生器
    +關注

    關注

    3

    文章

    320

    瀏覽量

    32718
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    芯朋微電子重磅推出FSBB+DCX控制器PN6866

    可在全輸入電壓及全負載范圍下,定頻實現FSBB四只開關管零電壓開通,同時最小化電感電流脈動。
    的頭像 發表于 01-28 15:22 ?365次閱讀
    芯朋微電子重磅推出FSBB+DCX控制器PN6866

    最小化ARM Cortex-M CPU功耗的方法與技巧分享

    能夠通過使用更少時鐘周期完成相同任務,節省了能耗;同時也能夠通過占用極少的Flash存儲空間,減少Flash存儲器訪問次數,實現終能耗節省的目標(除此之外,更小的應用代碼也使得系統可以選擇更小的Flash
    發表于 01-21 06:19

    請問有沒有最小化系統程序,編程時可以快速設置?

    請問有沒有最小化系統程序,編程時可以快速設置
    發表于 12-23 08:16

    隱患無處遁形:云翎智能RTK高精度定位重構電網設備全生命周期管理新模式

    預警滯后、資產壽命縮短。云翎智能RTK高精度定位記錄儀以“厘米級定位+AI智能感知+區塊鏈存證”為核心,構建覆蓋設備全生命周期的數字管理閉環,讓隱患從“潛伏期”
    的頭像 發表于 12-10 21:54 ?326次閱讀
    隱患無處遁形:云翎智能RTK高精度定位重構電網設備全生命<b class='flag-5'>周期</b>管理新模式

    復合機器人“開箱即用”,交付調試周期大幅縮短至分鐘級

    在工業自動飛速發展的今天,企業引入新設備時最關心的問題之一就是:“復合機器人交付調試周期要多久?”傳統方案往往耗時數周甚至數月,而富唯智能推出的新一代復合機器人,以“開箱即用”?為核心理念,將這一周期
    的頭像 發表于 11-24 16:18 ?338次閱讀
    復合機器人“開箱即用”,交付調試<b class='flag-5'>周期</b>大幅<b class='flag-5'>縮短</b>至分鐘級

    使用Xilinx 7系列FPGA的四位乘法器設計

    隨著 IoT、邊緣計算等應用對低位寬、高并行、高效率算術運算的需求攀升,基礎算術電路,如 4 位乘法,如何在 FPGA 上做到“資源最小化+速度極致”便成為一道新的挑戰。來自日本信州大學
    的頭像 發表于 11-17 09:49 ?3475次閱讀
    使用Xilinx 7系列<b class='flag-5'>FPGA</b>的四位乘法器設計

    MPN12AD06-TSEVB非隔離型DC-DC電源模塊評估板現貨庫存

    快速評估該系列模塊在寬輸入電壓、高效率及寬溫工作條件下的輸出穩定性、動態響應及保護功能,助力縮短電源系統開發周期并降低設計風險。關鍵參數輸入電壓:4.5 V – 16 V輸出電壓:0.6 V – 5.5
    發表于 11-12 09:41

    如何縮短電能質量在線監測裝置的抗干擾能力驗證時間?

    ,常規驗證周期可從 3.5-4 個月壓縮至 2-2.5 個月,快速驗證方案甚至可壓縮至 1 個月內。以下是具體可落地的方法: 一、實驗室驗證:精簡項目 + 提升自動,壓縮至 3-7 天 實驗室是縮短時間的核心環節,通過 “保留
    的頭像 發表于 11-09 17:05 ?1167次閱讀

    電能質量在線監測裝置精度等級的校準周期是如何確定的?

    電能質量在線監測裝置精度等級的校準周期,核心依據 國標強制要求、精度等級、運行環境及應用場景重要性 綜合確定,默認周期隨精度等級升高而縮短,具體規則如下: 一、國標強制基準周期(核心依
    的頭像 發表于 11-07 15:47 ?1539次閱讀

    優化boot4的乘法運算周期

    優化電路設計:在電路設計中,優化關鍵路徑和信號傳輸路線,使用更高速的邏輯單元和存儲器元件來降低延遲,從而縮短乘法器的運算周期。 利用流水線技術:使用流水線技術將乘法操作分成多個階段,使每個階段的操作
    發表于 10-21 13:17

    EMC電路怎么整改:如何縮短整改周期的實戰案例

    EMC電路怎么整改:如何縮短整改周期的實戰案例|南柯電子
    的頭像 發表于 10-20 10:17 ?664次閱讀

    電能質量在線監測裝置的校準周期是否可以延長?

    驗證” 替代 “固定周期的強制校準”,必須建立在設備穩定性可控、應用風險可接受的基礎上。 一、可以考慮延長校準周期的前提條件(需同時滿足) 延長周期
    的頭像 發表于 09-09 18:00 ?758次閱讀
    電能質量在線監測裝置的校準<b class='flag-5'>周期</b>是否可以延長?

    6系列和6系列B MSO示波器上削波警告如何幫助最小化削波影響(下)

    確保信號適當縮放以適應ADC的范圍。使用保持信號在顯示屏上而不削波的最小垂直刻度是實現更精細測量分辨率而不使ADC飽和同時保持測量完整性的最佳方式。泰克6系列MSO
    的頭像 發表于 08-20 08:56 ?699次閱讀
    6系列和6系列B MSO示波器上削波警告如何幫助<b class='flag-5'>最小化</b>削波影響(下)

    PCB制造商能否用盲孔顯微鏡大幅縮短NPI周期?

    NPI周期=設計速度×制造精度×反饋速度。盲孔顯微鏡把“精度”和“反饋”同時拉滿,PCB制造商才能在5G、AiP、車載板等高端市場搶到首發權。
    的頭像 發表于 08-16 11:26 ?807次閱讀

    請問CCyUSBDevice如何同時實例2個?

    CCyUSBDevice只實例化了一次能查找多臺設備,且都能正常訪問和控制)。 請問我的這種情況怎么解決,或者說在不同的控制軟件中CCyUSBDevice如何能同時分別實例,即總共能實例2個或者多個而能正常工作,在cyusb
    發表于 05-19 07:27