云服務和5G的推出推動了數據流量的大幅增長，這為滿足網絡日益增長的帶寬要求帶來了挑戰，路由器和交換機接線端口密度、光學標準的擴展以及光纖網絡帶寬的更新是成本能夠滿足帶寬需求的主要制約因素，轉換為58G收發器是非常重要的一步，在相同的條件下它能夠實現400G以上的數據傳輸速率。

PAM4技術的發展

圖1：每年FPGA收發器的速率變化

NRZ（non-return-to-zero，不歸零碼）是25Gb/s的標準編碼方案，然而對于不斷增長的容量、遠程應用程序和數據傳輸速率的需求仍在增加，傳統的NRZ信號高速互聯的數據速率已經達到25Gb/s的上限，PAM4（4級脈沖調制）目前被廣泛認為是25Gb/s以上數據傳輸速率下最健壯、最靈活的信令標準。

采用NRZ技術你可以在給定的頻率下每個時鐘周期傳輸一位信息（1/0），與NRZ相比PAM4通過在每個符號中多傳輸兩位比特將給定數據速率的帶寬減少一半，這允許用戶在不增加所需帶寬的情況下將信道中的比特率提高一倍。

雖然25Gb/s比特速率以25Gbaud/s的速度傳輸，NRZ信令的Nyquist頻率為14GHz，56Gb/s比特速率以25Gbaud/s傳輸同時PAM4信令Nyquist頻率為14GHz（參見圖2）。

圖2：PAM4背板測試——復用現有的平臺和設施

PAM4技術的優勢
系統供應商面臨的一個挑戰是他們提供的傳統背板和電氣互連不能夠承受超過25Gb/s的傳輸速率，另一個挑戰是現在基礎設施中的整套材料、連接器、背板，因為強大的基于DSP均衡的Virtex UltraScale+ FPGA GTM收發器和頻道損失將類似25G線速率，現有的25G背板和走線可以再利用56G信號流，GTM收發器可以利用相同的材料同時使得帶寬加倍。Xilinx一直在使用各種接線和背板進行測試，從而確保當Xilinx FPGA用戶遷移到下一代平臺和高性能互聯時之前的任何設計都能夠正常工作。

Xilinx演示58G 的GTM收發器，在雙通道上采用100G以太網

Xilinx展示了100G以太網在雙通道上通過Xilinx 58G GTM收發器和Virtex UltraScale+ FPGA集成的100G以太網子系統。

結合經過驗證的高端Virtex UltraScale+ FPGA以及完全兼容的PAM4技術，Virtex UltraScale+ 58G FPGA可用于數據中心和大型網絡。下一代調制技術即將到來，Xilinx讓我們的客戶有充分的時間準備下一代平臺，同時保留現有的基礎設施，你準備好了嗎？

編輯：hfy