国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

基于FPGA的GigE Vison IP設計要點分析

454398 ? 來源:ZYNQ分享客 ? 作者:ZYNQ分享客 ? 2020-11-11 16:23 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文簡要描述基于FPGA和萬兆網的GigE Vison IP設計方案。

一、GigE Vsion協議要點

GigE Vison協議基于普通的以太網物理鏈路,運行在UDP協議層之上,包含控制協議GVCP和數據流協議GVSP兩大部分,整個層次結構如下圖1所示。

圖1 GigeVison協議層次結構圖

圖1 GigeVison協議層次結構圖

GigE Vison協議的要點如下:

(1)上電或復位完成后必須先進行IP配置和設備枚舉,必須支持DHCP和LLA(Auto IP)兩種IP配置方式;

(2)在UDP層上建立應答握手機制以保證傳輸,GVCP采用3956端口,數據長度必須以32bit為邊界,數據不可分包傳輸;

(3)設備必須支持心跳功能以確認處于連接狀態;

(4)支持控制(1個)、數據流(1~512個)和消息(0~1個)三種通道,每個通道分配不同的UDP端口,控制通道支持三種不同的訪問權限;

(5)必須支持最小規模的ICMP(GigeVsion要求必須支持Ping命令);

(6)GVSP的數據包以字節為邊界,數據包的大小由第一個有效的test packets決定,支持錯誤恢復和流控制;

(7)GVSP數據傳輸的單位為Block,一個完整的Block由Data Leader、Data Payload和Data Trailer構成;

(8)所有的Gige Vison相機都必須在他們的XML描述文件中強制制定相機的參數信息。

(9)bootstrap寄存器及XML文件需要非易失Flash硬件支持。

二、IP功能設計方案要點描述

GigE Vison邏輯IP需要實現圖1所示的所有協議層,方案中硬件平臺基于Xilinx 7系列器件XC7K325T/XC7K160T,下圖2是GigE Vision IP核的模塊框架結構。

圖2 GigE Vision IP核的框架結構

圖2 GigE Vision IP核的框架結構

(1)物理層

物理層使用Xilinx 10G Ethernet Subsystem IP核,版本v3.1。對外數據接口例化為AXI4 Stream,位寬64bit,數據時鐘156.25MHz;配置接口例化為AXI4-Lite,位寬32bit,時鐘頻率100MHz。

IP核配置通過Microblaze軟核完成,并且使能Jumbo幀功能。功能、接口、配置和使用說明參見Xilinx官方文檔PG157。

(2)IP/UDP層

IP層協議僅支持IPv4版本,IP數據報頭Options項為空;需要支持DHCP、ARP和ICMP協議,內部通信采用64位AXI4 Steam總線通信。

(3)GVCP/GVSP協議

支持GigE Vison Specification version 1.0標準描述的所有必須支持的項,GVSP數據包負載類型支持Payload type = RawData/YUV422-8bit/RGB888。為完整實現功能,部分控制放在處理器上完成(本設計實例使用MicroBlaze),需要掉電保存的項存儲在外部Flash中,需要大量緩存的數據存儲在片外DDR中。

RTL描述語言使用Verilog,編譯工具使用XilinxVivado2016.4,仿真工具使用ModelSim 10.2C。

備注:

(1)為簡化邏輯端的設計難度,可將GVCP協議放在Microblaze里面實現,使用ZYNQ系列器件的,可以直接在PS里運行;

(2)物理層使用千兆網的,本方案仍然可行,只需修改物理層接口即可;使用ZYNQ系列器件的,可以直接在PS里軟件實現所有的GVCP和GVSP協議;

三、測試結果

在Xilinx K7 325T器件上實現完整的系統(包括DDRMig、Microblaze等),占用Slice約30K。

與PC進行點對點數據傳輸測試,穩定傳輸速率約為6.5Gbps,可輕松傳輸4K無壓縮原圖或一些特殊圖像數據如超聲、CT、雷達等原始數據。

編輯:hfy
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1660

    文章

    22412

    瀏覽量

    636318
  • 以太網
    +關注

    關注

    41

    文章

    5998

    瀏覽量

    180848
  • GigE Vision
    +關注

    關注

    0

    文章

    5

    瀏覽量

    5841
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    電子工程師設計相關要點與案例分析

    電子工程師設計相關要點與案例分析 在電子工程師的設計工作中,涉及到眾多不同類型的設計,下面將結合幾個典型案例來探討電子設計的要點。 文件下載: ADM8710.pdf 基于FPGA的電
    的頭像 發表于 02-27 09:30 ?88次閱讀

    工廠人員定位軟件管理系統從部署實施流程、ROI分析到風險與避坑要點詳解(二)

    本文詳解工廠人員定位系統部署全流程,涵蓋勘測、POC驗證、分階段實施及驗收培訓;結合ROI分析與風險規避要點,助力企業實現安全、高效、合規的人員管理智能化升級。
    的頭像 發表于 01-14 17:33 ?115次閱讀

    電子工程師設計相關要點與案例分析

    電子工程師設計相關要點與案例分析 作為電子工程師,在設計工作中會涉及到眾多領域和不同類型的項目。下面結合一些實際案例,為大家分享電子工程師設計過程中的要點和思路。 文件下載: Littelfuse
    的頭像 發表于 12-15 15:35 ?316次閱讀

    智多晶EDA工具HqFpga軟件的主要重大進展

    智多晶EDA工具HqFpga(簡稱HQ),是自主研發的一款系統級的設計套件,集成了Hqui主界面、工程界面、以及內嵌的HqInsight調試工具、IP Creator IP生成工具、布局圖、熱力
    的頭像 發表于 11-08 10:15 ?3736次閱讀
    智多晶EDA工具Hq<b class='flag-5'>Fpga</b>軟件的主要重大進展

    Altera Agilex 3 FPGA和SoC產品家族的性能分析

    本文采用嚴謹的基準測試方法,對全新推出的 Agilex 3 FPGA 和 SoC 產品家族進行性能分析。該系列專為成本優化型應用設計,兼具高性能、高集成度與高可靠性。
    的頭像 發表于 10-27 09:37 ?734次閱讀

    FPGA測試DDR帶寬跑不滿的常見原因及分析方法

    FPGA 中測試 DDR 帶寬時,帶寬無法跑滿是常見問題。下面我將從架構、時序、訪問模式、工具限制等多個維度,系統梳理導致 DDR 帶寬跑不滿的常見原因及分析方法。
    的頭像 發表于 10-15 10:17 ?1036次閱讀

    FPGA利用DMA IP核實現ADC數據采集

    本文介紹如何利用FPGA和DMA技術處理來自AD9280和AD9708 ADC的數據。首先,探討了這兩種ADC的特點及其與FPGA的接口兼容性。接著,詳細說明了使用Xilinx VIVADO環境下
    的頭像 發表于 07-29 14:12 ?5103次閱讀

    ADC和FPGA之間LVDS接口設計需要考慮的因素

    本文描述了ADC和FPGA之間LVDS接口設計需要考慮的因素,包括LVDS數據標準、LVDS接口數據時序違例解決方法以及硬件設計要點
    的頭像 發表于 07-29 10:01 ?5396次閱讀
    ADC和<b class='flag-5'>FPGA</b>之間LVDS接口設計需要考慮的因素

    工業相機GigE數據接口的優勢及應用

    ?工業相機不同的數據接口適用的應用場景也不同,選擇合適的數據額接口,可大大提高效率。今天我們來看看常見的GigE接口的優勢及應用。?基于GigEVision標準的千兆以太網(GigE)相機通過提供
    的頭像 發表于 07-16 13:24 ?1286次閱讀
    工業相機<b class='flag-5'>GigE</b>數據接口的優勢及應用

    Altera FPGA 的PIO IP當中bidir和inout選項的區別

    ? PIO IPFPGA 設計中比較簡單常用的IP, 當設置PIO IP的Direction的時候,可以看到有如下4個選項: Input代表這組IO是輸入引腳,Output代表這組I
    的頭像 發表于 07-07 11:55 ?2586次閱讀
    Altera <b class='flag-5'>FPGA</b> 的PIO <b class='flag-5'>IP</b>當中bidir和inout選項的區別

    FPGA調試方式之VIO/ILA的使用

    在Vivado中,VIO(Virtual Input/Output)是一種用于調試和測試FPGA設計的IP核,它允許設計者通過JTAG接口實時讀取和寫入FPGA內部的寄存器,從而檢查設計的運行狀態并修改其行為。VIO
    的頭像 發表于 06-09 09:32 ?3967次閱讀
    <b class='flag-5'>FPGA</b>調試方式之VIO/ILA的使用

    【經驗分享】玩轉FPGA串口通信:從“幻覺調試”到代碼解析

    FPGA開發,思路先行!玩FPGA板子,讀代碼是基本功!尤其對從C語言轉戰FPGA的“寶貝們”來說,適應流水線(pipeline)編程可能需要點時間。上篇點燈代碼解讀了基礎,而如果能親
    的頭像 發表于 06-05 08:05 ?1106次閱讀
    【經驗分享】玩轉<b class='flag-5'>FPGA</b>串口通信:從“幻覺調試”到代碼解析

    高速多層板SI/PI分析的關鍵要點是什么

    是確保高速多層板性能和可靠性的關鍵步驟。以下是一些關鍵的SI/PI分析要點: 信號完整性(SI)分析要點 傳輸線效應: 在高速設計中,傳輸線效應變得顯著。需要
    的頭像 發表于 05-15 17:39 ?1170次閱讀

    Xilinx Shift RAM IP概述和主要功能

    Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個 LogiCORE IP 核,用于在 FPGA 中實現高效的移位寄存器(Shift Register)。該 IP
    的頭像 發表于 05-14 09:36 ?1076次閱讀

    海外住宅IP代理優勢綜合分析

    海外住宅IP代理憑借其獨特的資源特性與技術架構,在跨境電商、數據采集、廣告投放等場景中展現出顯著優勢。以下從核心功能、技術保障、合規性及適用場景等維度進行詳細分析: 一、隱匿性與安全性提升 真實IP
    的頭像 發表于 04-25 10:28 ?599次閱讀