伦伦影院久久影视,天天操天天干天天射,ririsao久久精品一区 ,一本大道香蕉大久在红桃,999久久久免费精品国产色夜,色悠悠久久综合88,亚洲国产精品久久无套麻豆,亚洲香蕉毛片久久网站,一本一道久久综合狠狠老

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

vivado約束案例:跨時鐘域路徑分析報告

電子設計 ? 來源:FPGA開源工作室 ? 作者:FPGA開源工作室 ? 2020-11-27 11:11 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

若要查看跨時鐘域路徑分析報告,可選擇以下內容之一來查看:

A, Reports > Timing > Report Clock Interaction

B, Flow Navigator > Synthesis > Report Clock Interaction

C, Flow Navigator > Implementation > Report Clock Interaction

D,Tcl command: report_clock_interaction -name clocks_1

如圖1所示,點擊Synthesis-->Report Clock Interaction.

圖1 Report Clock Interaction

跨時鐘域路徑分析報告分析從一個時鐘域(源時鐘)跨越到另一個時鐘域(目標時鐘)的時序路徑。跨時鐘域路徑分析報告有助于識別可能存在數據丟失或亞穩態問題的情況.

運行“Report Clock Interaction”命令后,結果將在“時鐘交互”窗口中打開。如下圖2所示,時鐘交互報告顯示為時鐘域矩陣,源時鐘位于垂直軸,目標時鐘位于水平軸。

圖2 跨時鐘域路徑分析報告

A,No Path --用黑色框來表示:沒有從源時鐘到目標時鐘的定時路徑。在這種情況下,沒有時鐘交互,也沒有任何報告。

B,Timed -- 用綠色框來表示:源時鐘和目標時鐘具有同步關系,并安全地被約束在一起。當兩個時鐘具有共同的主時鐘和簡單的周期比時,該狀態由定時引擎確定。

C,User Ignored Paths--用深藍色框來表示:用戶定義的假路徑或時鐘組約束涵蓋從源時鐘到目標時鐘的所有路徑。

D,Partial False Path--用淡藍色框來表示:用戶定義的偽路徑約束覆蓋了從源時鐘到目標時鐘的一些時序路徑,其中源時鐘和目標時鐘具有同步關系。

E,Timed (Unsafe)--用紅色框來表示:源時鐘和目標時鐘具有異步關系。在這種情況下,沒有共同的主時鐘或沒有可擴展的時段。

F,Partial False Path (Unsafe)--用橘橙色框來表示:此類別與Timed(Unsafe)相同,只是由于偽路徑異常,從源時鐘到目標時鐘的至少一條路徑被忽略。

G,Max Delay Datapath Only --用紫色框來表示:set_max_delay -datapath_only約束涵蓋從源時鐘到目標時鐘的所有路徑。

Report_clock_interaction呈現的報告并不是根據時序約束生成的,但是和時序約束有關,它反映出用戶定義的偽路徑。

例:以wavegen工程為示例,點擊Report Clock Interaction,如圖3所示。

圖3 wavegen跨時鐘域路徑分析報告

wavegen跨時鐘域路徑分析報上半部分已經講過,下面來講下半部分,如圖4。

圖4 時鐘交互報告下半部分內容

A,ID: 正在顯示的源/目標時鐘對的數字ID。

B,Source Clock: 路徑源時鐘域。

C,Destination Clock: 路徑終端的時鐘域。

D,Edges (WNS):用于計算最大延遲分析(設置/恢復)的最差裕度的時鐘邊緣。

E,WNS (Worst Negative Slack):為跨越指定時鐘域的各種路徑計算的最差裕度時間。負裕量時間表示路徑違反了所需的建立(或恢復)時間的問題。

F,TNS (Total Negative Slack):屬于跨越指定時鐘域的路徑的所有端點的最差松弛違規的總和。

G,Failing Endpoints (TNS): 交叉路徑中的端點數量無法滿足時序要求。違規的總和對應于TNS。

H,Total Endpoints (TNS):交叉路徑中端點的總數。

I,Path Req (WNS):定時路徑要求對應于WNS列中報告的路徑。如果兩個時鐘中的至少一個時鐘的上升沿和下降沿都有效,則在任何時鐘對之間可能存在若干路徑要求,或者在兩個時鐘之間的路徑上應用了一些時序異常。本專欄中報告的值并不總是最具挑戰性的要求。

J,Clock Pair Classification: 提供有關公共節點和時鐘對之間的公共周期的信息。從最高優先級到最低優先級:忽略,虛擬時鐘,無公共時鐘,無公共周期,部分公共節點,無公共節點和清除。

K,Inter-Clock Constraints: 顯示源時鐘和目標時鐘之間所有路徑的約束摘要。

編輯:hfy

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 時鐘
    +關注

    關注

    11

    文章

    1996

    瀏覽量

    135190
  • Vivado
    +關注

    關注

    19

    文章

    860

    瀏覽量

    71319
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    詳細解析vivado約束時序路徑分析問題

    路徑分析問題作一介紹: 1、時鐘網絡分析 時鐘網絡反映了時鐘時鐘引腳進入FPGA后在FPGA內
    的頭像 發表于 11-29 10:34 ?1w次閱讀

    vivado時序分析相關經驗

    改為寄存輸出。 時序分析有兩個主要路徑 Intra-clock:同時鐘之間的路徑分析,需實打實解決。(改善設計,改變綜合策略等) Inter-clock:表示
    發表于 10-30 06:58

    時鐘時鐘約束介紹

    解釋了什么時候要用到FALSE PATH: 1.從邏輯上考慮,與電路正常工作不相關的那些路徑,比如測試邏輯,靜態或準靜態邏輯。 2. 從時序上考慮,我們在綜合時不需要分析的那些路徑,比如跨越異步
    發表于 07-03 11:59

    時序約束時鐘約束

    vivado默認計算所有時鐘之間的路徑,通過set_clock_groups命令可禁止在所標識的時鐘組之間以及一個時鐘組內的
    發表于 09-21 12:40

    ArcGIS的路徑分析

    求解路徑分析表示根據要求解的阻抗查找最快、最短甚至是最優的路徑。如果阻抗是時間,則最佳路線即為最快路線。如果阻抗是具有實時或歷史流量的時間屬性,則最佳路徑是對指定日期和時間來說最快的路徑
    發表于 06-03 08:04

    VIVADO從此開始高亞軍編著

    Non-Project模式下使用OOC / 542.4 綜合后的設計分析 / 542.4.1 時鐘網絡分析 / 542.4.2 時鐘
    發表于 10-21 18:24

    調試FPGA時鐘信號的經驗總結

    1、時鐘信號的約束寫法  問題一:沒有對設計進行全面的約束導致綜合結果異常,比如沒有設置異步時鐘
    發表于 11-15 14:47

    Vivado時鐘分組約束的三類應用

    和-physically_exclusive。 -asynchronous應用于異步時鐘,如下圖所示,CLKA和CLKB由兩個外部獨立的晶振提供,那么時鐘
    發表于 02-08 08:39 ?1416次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>時鐘</b>分組<b class='flag-5'>約束</b>的三類應用

    XDC路徑的鑒別、分析約束方法

    我們知道XDC與UCF的根本區別之一就是對時鐘路徑(CDC)的缺省認識不同,那么碰到FPGA設計中常見的CDC路徑,到底應該怎么
    發表于 11-18 04:04 ?7096次閱讀
    XDC<b class='flag-5'>路徑</b>的鑒別、<b class='flag-5'>分析</b>和<b class='flag-5'>約束</b>方法

    cdc路徑方案幫您解決時鐘難題

    這一章介紹一下CDC也就是時鐘可能存在的一些問題以及基本的時鐘處理方法。
    的頭像 發表于 11-30 06:29 ?8813次閱讀
    cdc<b class='flag-5'>路徑</b>方案幫您解決<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>難題

    硬件設計中教你如何正確的約束時鐘

    時鐘之間存在單位和多位混合的時鐘路徑,那么對于單位的
    的頭像 發表于 07-15 15:35 ?7346次閱讀

    關于FPGA中時鐘的問題分析

    時鐘問題(CDC,Clock Domain Crossing )是多時鐘設計中的常見現象。在FPGA領域,互動的異步時鐘
    發表于 08-19 14:52 ?4049次閱讀

    時鐘電路設計總結

    時鐘操作包括同步時鐘操作和異步
    的頭像 發表于 05-18 09:18 ?1552次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>電路設計總結

    CDC時鐘處理及相應的時序約束

    CDC(Clock Domain Conversion)時鐘分單bit和多bit傳輸
    的頭像 發表于 06-21 14:59 ?3356次閱讀

    FPGA時序約束之設置時鐘

    Vivado中時序分析工具默認會分析設計中所有時鐘相關的時序路徑,除非時序約束中設置了
    的頭像 發表于 04-23 09:50 ?1559次閱讀
    FPGA時序<b class='flag-5'>約束</b>之設置<b class='flag-5'>時鐘</b>組