伦伦影院久久影视,天天操天天干天天射,ririsao久久精品一区 ,一本大道香蕉大久在红桃,999久久久免费精品国产色夜,色悠悠久久综合88,亚洲国产精品久久无套麻豆,亚洲香蕉毛片久久网站,一本一道久久综合狠狠老

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

自制RISC-V源碼與設計流程案例分析

454398 ? 來源:PYNQ開源社區(qū) ? 作者:PYNQ開源社區(qū) ? 2020-11-08 10:05 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Overlay 簡介

RISC-V-On-PYNQ Overlay實現(xiàn)了在PYNQ-Z2板上的RISC-V處理器及工具鏈集成,并提供了完整的RISC-V源碼與設計流程,得益于PYNQ軟件框架,其支持在Jupyter Notebook對RISC-V進行編譯、調(diào)試與驗證,即可以在Jupyter Notebook上編寫一段C/C++/RISC-V匯編程序,將編譯后的二進制文件放到picoRV32上運行。

以下兩張圖是本Overlay的系統(tǒng)框圖,其中picoRV32是一個開源的RISC-V核,它具有占用資源少的特點,并且它自帶AXI接口,可以方便地使用Xilinx提供的各種基于AXI總線的IP。本項目有兩個工程,它們的區(qū)別主要是picoRV32接的RAM:上圖只使用BRAM,而下圖同時使用到了BRAM和外部DRAM

快速開始

- 環(huán)境需求PYNQ V2.4。

- 在PS端,我們需要編譯安裝RISC-V工具鏈和對應的庫。

Github內(nèi)的項目文件Clone到本地。

git clone

https://github.com/Siudya/RISC-V-On-PYNQ.git /home/xilinx/ RISC-V-On-PYNQ

在RISC-V-On-PYNQ/notebooks/tutorial中有5個Notebook,包含了Overlay完整的部署流程。

鑒于從零開始部署的時間會較長,所以我們也提供了完整的鏡像文件,直接燒錄到SD卡就可以運行(注:提供的ext4分區(qū)剩余容量較小,請用戶根據(jù)需要自行調(diào)整)。

在OpenHW的遠程PYNQ實驗平臺上也已經(jīng)為大家安裝好了環(huán)境,可以直接使用。

示例Notebook

裝好Overlay后,打開RISC-V-Examples/PicoRV32 Processor Mixed-Memory Processor Demo.ipynb,這是使用DRAM和BRAM混合儲存器的示例工程。實際上代碼與使用只BRAM的工程類似,只不過使用了不同的bit文件。

開始時下載bit文件,在這個過程中所有驅(qū)動都會注冊完成。

可以用help函數(shù)查看Overlay和processor的有關(guān)信息,可以看到,這里的Overlay和processor使用了本項目設計的驅(qū)動,這說明驅(qū)動注冊成功了。

在Notebook中包含了一段C程序,作用是返回一個數(shù)組的第二個元素。可以看到我們使用了python magics來聲明并編譯一段C程序,這和PYNQ本身對Microblaze核的編程方法類似。然后調(diào)用processor的run方法將程序裝載進RAM中來運行picoRV32。

我們也可以調(diào)用BRAM controller的mmio來看看內(nèi)存的情況。在這之后也有使用C++和匯編程序的例子,這里不作贅述,讀者通過執(zhí)行Jupyter Notebook中的代碼來體驗。

Overlay詳解

- PS與PL功能劃分

PS部分主要是用Python通過PYNQ框架控制PL中各IP的運行。

PL部分則例化一個pcioRV32核和和BRAM。

- Vivado工程block design介紹

具體硬件設計是這樣的:

上圖是項目的總體布局,下圖是processor展開后的內(nèi)容。

其中BRAM是一個雙口RAM,它兩端連接的是PS和picoRV32。另外,可以看到PS的GPIO連接的是processor的復位端,當二進制程序裝入BRAM后,復位picoRV32,使它運行程序。picoRV32運行結(jié)束后,會觸發(fā)一個中斷。利用這個設計,可以例化許多RISC-V核心,并讓其運行獨立的程序,實現(xiàn)一個靈活可配置的眾核處理器,事實上已經(jīng)有用這種方法實現(xiàn)了例化超過一千個RISC-V核的項目。

在Processor內(nèi)部,picoRV32通過AXI總線來訪問其他IP,可以使用AXI總線來給它增加各種各樣不同的外設。在這里,本項目只是添加了另一個內(nèi)存(通過PS的HP AXI 0接口訪問內(nèi)存控制器)。

另外,這里的picoRV32核心的運行頻率可以通過利用AXI總線配置時鐘資源來調(diào)整。

注意:RISC-V核的hierarchy名字必須為processor,并且processor中的復位模塊必須為rscvReset。如果改動這些名字,必須修改對應的驅(qū)動源文件,否則不能正確加載驅(qū)動。

Overlay API介紹

在此工程中,通過riscvc、riscvcpp和riscvasm這三個python magics來編譯一段程序。例如:%%riscvcpp test_cpp overlay.processor。其中test_cpp是程序的名字,overlay.processor是想要寫入的RISCV核hierarchy的名字。然后在本cell中編寫代碼,運行后將調(diào)用前面安裝的RISC-V的工具鏈編譯。

編譯成功后,利用processor的run方法運行程序。例如:overlay.processor.run(test_cpp, test_cpp_arg)。其中test_cpp是程序名字,test_cpp_arg是參數(shù)數(shù)組,它兼容numpy的類型。

對于更詳細的解釋,可以參看前面的tutorial中5個notebook和項目中的.py源文件。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2205

    瀏覽量

    131752
  • AXI
    AXI
    +關(guān)注

    關(guān)注

    1

    文章

    145

    瀏覽量

    18003
  • 內(nèi)存控制器
    +關(guān)注

    關(guān)注

    0

    文章

    40

    瀏覽量

    9437
  • RISC-V
    +關(guān)注

    關(guān)注

    49

    文章

    2933

    瀏覽量

    53449
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    RT-Thread 邀您參與“開放?連接”2026玄鐵 RISC-V 生態(tài)大會,攜手共鑄 RISC-V“芯”紀元

    2026年3月24日,由浦東新區(qū)人民政府科經(jīng)委指導,達摩院主辦,上海開放處理器產(chǎn)業(yè)創(chuàng)新中心、RISC-V工作委員會、中國開放指令(RISC-V)生態(tài)聯(lián)盟聯(lián)合協(xié)辦的本屆玄鐵RISC-V生態(tài)大會,將在
    的頭像 發(fā)表于 03-22 10:05 ?489次閱讀
    RT-Thread 邀您參與“開放?連接”2026玄鐵 <b class='flag-5'>RISC-V</b> 生態(tài)大會,攜手共鑄 <b class='flag-5'>RISC-V</b>“芯”紀元

    RISC-V不支持 Nx嗎?

    RISC-V architecture! · nrwl/nx · Discussion #27915 如果能夠支持 RISC-V,那就太好了。目前我無法在我的 VisionFive2 板上
    發(fā)表于 02-04 06:27

    重磅合作!Quintauris 聯(lián)手 SiFive,加速 RISC-V 在嵌入式與 AI 領域落地

    SoC 開發(fā)流程,幫開發(fā)者省時間; 優(yōu)化下一代 RISC-V 設計的性能和能效,進一步拉高性能上限; 把 RISC-V 打造成能和傳統(tǒng)專有處理器架構(gòu)抗衡的方案,畢竟 RISC-V
    發(fā)表于 12-18 12:01

    為什么RISC-V是嵌入式應用的最佳選擇

    最近RISC-V基金會在社交媒體上發(fā)文,文章說物聯(lián)網(wǎng)和嵌入式系統(tǒng)正在迅速發(fā)展,需要更高的計算性能、更低的功耗和人工智能。RISC-V是為未來而建的,包括超高效的MCU到高性能應用處理器,RISC-V使開發(fā)人員能夠設計以下解決方案
    的頭像 發(fā)表于 11-07 10:09 ?1761次閱讀

    RISC-V B擴展介紹及實現(xiàn)

    B擴展簡介 RISCV B擴展指的是RISCV用于位運算加速的一個擴展指令集,目的是使用一條指令實現(xiàn)原本需要2-3條指令才能實現(xiàn)的位操作指令。具體包含內(nèi)容如下: B擴展就是RISC-V一個可選
    發(fā)表于 10-21 13:01

    大灣區(qū)RISC-V生態(tài)全景展示:RISC-V生態(tài)發(fā)展論壇、開發(fā)者Workshop和生態(tài)應用專區(qū)

    繼7月份上海的RISC-V中國峰會之后,中國RISC-V生態(tài)和產(chǎn)業(yè)發(fā)展最新動態(tài)將在10月份深圳的灣芯展上全景展示。 ? RISC-V,這個以開放、簡約、模塊化重塑處理器架構(gòu)格局的開源指令集(ISA
    的頭像 發(fā)表于 10-13 09:18 ?690次閱讀
    大灣區(qū)<b class='flag-5'>RISC-V</b>生態(tài)全景展示:<b class='flag-5'>RISC-V</b>生態(tài)發(fā)展論壇、開發(fā)者Workshop和生態(tài)應用專區(qū)

    普華基礎軟件亮相2025 RISC-V中國峰會

    此前,7月16日至18日,第五屆RISC-V中國峰會在上海盛大召開。普華基礎軟件副總經(jīng)理兼戰(zhàn)略研究院院長張曉先受邀參會,發(fā)表《開源小滿助力RISC-V軟硬協(xié)同生態(tài)發(fā)展》主題演講,分享了開源小滿
    的頭像 發(fā)表于 07-28 16:51 ?1298次閱讀
    普華基礎軟件亮相2025 <b class='flag-5'>RISC-V</b>中國峰會

    RISC-V 手冊

    以下是關(guān)于RISC-V的詳細介紹,結(jié)合其核心技術(shù)特點與當前發(fā)展現(xiàn)狀:核心概念RISC-V(第五代精簡指令集)是一種基于精簡指令集(RISC)的開源指令集架構(gòu)(ISA),由加州大學伯克利分校于2010
    發(fā)表于 07-28 16:27 ?11次下載

    2025新思科技RISC-V科技日活動圓滿結(jié)束

    新思科技深度參與2025 RISC-V中國峰會并于2025年7月16日舉辦同期活動“新思科技RISC-V科技日”技術(shù)論壇,聚焦“從芯片到系統(tǒng)重構(gòu)RISC-V創(chuàng)新”主題,議題覆蓋當前最前沿的技術(shù)領域
    的頭像 發(fā)表于 07-25 17:31 ?1554次閱讀

    時擎科技亮相2025 RISC-V中國峰會,深度解析高性能RISC-V SoC技術(shù)挑戰(zhàn)與創(chuàng)新

    2025年7月16-18日,第五屆RISC-V中國峰會在上海張江科學會堂成功舉辦,作為全球RISC-V領域頂級盛會之一,本屆峰會匯聚了數(shù)百家企業(yè)、研究機構(gòu)及開源社區(qū),共同探討RISC-V生態(tài)
    的頭像 發(fā)表于 07-21 17:37 ?1793次閱讀
    時擎科技亮相2025 <b class='flag-5'>RISC-V</b>中國峰會,深度解析高性能<b class='flag-5'>RISC-V</b> SoC技術(shù)挑戰(zhàn)與創(chuàng)新

    RISC-V 發(fā)展態(tài)勢與紅帽系統(tǒng)適配進展

    2025 年 7 月 18 日,在第五屆(2025)RISC-V 中國峰會的軟件與生態(tài)系統(tǒng)分論壇上,紅帽軟件(北京)有限公司首席軟件工程師、RISC-V 國際基金會大使傅煒分享的主題是《紅帽在
    發(fā)表于 07-18 10:55 ?4178次閱讀
    <b class='flag-5'>RISC-V</b> 發(fā)展態(tài)勢與紅帽系統(tǒng)適配進展

    RISC-V 的平臺思維和生態(tài)思維

    RISC-V 的魅力在于以模塊化、開源、開放的指令集為底座,通過平臺化技術(shù)框架降低芯片與應用開發(fā)門檻,并以協(xié)同共建的產(chǎn)業(yè)生態(tài)彌合碎片、加速落地。因此,高通高級副總裁 Leendert van
    發(fā)表于 07-17 14:04 ?4215次閱讀

    RISC-V International CEO:RISC-V 應用全面開花,2031 年滲透率將達 25.7%

    7 月 16 日~19 日,第五屆(2025)RISC-V 中國峰會在上海張江科學會堂拉開帷幕。峰會設置 1 場主論壇、8 大垂直領域分論壇、多場研習會及多項同期活動。在 7 月 17 日的主論壇上
    發(fā)表于 07-17 10:28 ?3782次閱讀
    <b class='flag-5'>RISC-V</b> International CEO:<b class='flag-5'>RISC-V</b> 應用全面開花,2031 年滲透率將達 25.7%

    RISC-V和ARM有何區(qū)別?

    在微處理器架構(gòu)領域,ARM與RISC-V是兩個備受關(guān)注的體系。ZLG致遠電子在推出ARM核心版后,又推出了基于RISC-V的MR6450核心版,這引發(fā)了人們對這兩種架構(gòu)差異的深入探討。ARM
    的頭像 發(fā)表于 06-24 11:38 ?2170次閱讀
    <b class='flag-5'>RISC-V</b>和ARM有何區(qū)別?

    RISC-V賽道的“硬核”突圍之路

    RISC-V作為一種開源指令集架構(gòu)(ISA),近年來在全球范圍內(nèi)迅速崛起,有望重塑半導體產(chǎn)業(yè)格局。從芯片設計公司到軟件開發(fā)商,從學術(shù)研究機構(gòu)到行業(yè)巨頭,都在積極探索RISC-V的應用和創(chuàng)新
    的頭像 發(fā)表于 04-24 15:34 ?654次閱讀
    <b class='flag-5'>RISC-V</b>賽道的“硬核”突圍之路