Xilinx Vitis能創建的模板軟件工程
Xilinx的28nm、16nm SoC在業界應用非常廣泛。最近也發布了7nm的SoC器件Versal VC1902和對應的開發板VCK190。Versal是新一代的異構計算平臺，包含A72、R5、及內部管理用的CPU。Versal的軟件開發工具是Vitis。
下面是在Vitis里創建軟件工程時可以看到的CPU清單。
每個CPU可以創建不同的軟件工程。對于A72的Standalone(Baremetal)工程，可選的模板如下：
對于PMC(Platform Management Controller)，可以創建PLM(Platform Loader and Manager)工程。
對于PSM(Processing System Manager)，可以創建Firmware工程。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
Xilinx
+關注
關注
73文章
2200瀏覽量
131125 -
Versal
+關注
關注
1文章
173瀏覽量
8470
發布評論請先 登錄
相關推薦
熱點推薦
軟通動力ASDM平臺三大核心能力實現軟件工程效能提升
在 AI 大模型與 Agent 技術快速發展的當下，企業軟件開發團隊的需求早已從單一的 AI Coding 工具，轉向軟件工程全流程的場景化 AI 賦能。軟通動力推出的 ASDM 平臺
軟通動力ASDM AI優先軟件研發流水線助力軟件工程發展
在 AI 深度融入軟件工程的當下，軟通動力 ASDM（AI 優先的系統化研發方法和平臺）打造的AI 優先的軟件研發流水線，成為企業研發效能躍升的核心落地載體，徹底打破傳統 “人主導、AI 輔助
全新AMD Vitis統一軟件平臺2025.2版本發布
AMD Vitis統一軟件平臺 2025.2 版現已推出，此版本為使用 AMD Versal AI Engine 的高性能 DSP 應用提供了更出色的設計環境，還增強了仿真功能以加快復雜設計。
開源鴻蒙技術大會2025丨AI軟件工程分論壇：智能創新，賦能開源鴻蒙軟件工程
師生深度參與技術交流聯動。論壇由華為終端軟件工程與IT裝備部孫為國與開源鴻蒙AI軟件工程SIG副組長王意明聯合出品。此次論壇的成功舉辦標志著開源鴻蒙AI軟件工程從技術探索步入規模落地階段，預計2025年底將賦
工程師變身AI“指揮者”，吉利與阿里云的軟件開發變革實驗
1975年，IBM工程師Fred Brooks在《人月神話》中提出軟件工程的核心難題：隨著系統規模和團隊規模增長，復雜度會呈指數級上升。他的結論是， 軟件工程“沒有銀彈”，沒有單一技術能帶來數量級
AMD Vitis AI 5.1測試版發布
AMD Vitis AI 5.1全新發布——新增了對 AMD Versal AI Edge 系列神經網絡處理單元 (NPU) 的支持。Vitis AI 包含優化的 NPU IP、模型編譯工具和部署 API，可在嵌入式平臺上實現可擴展的高性能推理。
使用NucleiStudio 2022.1創建工程時沒有開發板可選擇
遇到的坑
第一次使用NucleiStudio 2022.1，想創建一個hbirdv2的工程，結果發現模板選擇界面是空的。
后來看了NucleiStudio 2022.1的使用手冊才明白，現在
發表于 10-27 06:27
rtthread studio 創建不了工程怎么解決？
安裝最新studio，路徑默認或自選，重新安裝都會創建工程不成功，報錯如圖
實際上首次安裝rtt studio ，且電腦上并未有相關rttsudio創建的相關工程
所有安裝路徑、創建工程
發表于 09-29 06:49
RT-Thread Studio 基于芯片創建的工程能直接輸出keil 工程嗎？
您好！RT-Thread Studio 基于芯片創建的工程能直接輸出keil 工程嗎？
基于BSP創建的
發表于 09-12 07:06
如何在Unified IDE中創建視覺庫HLS組件
組件開始，該組件可以導出為 XO 文件用于 Vitis 系統工程；這與“自上而下的流程”相反，后者從 Vitis 工程開始，然后將 HLS 組件導入該
全新AMD Vitis統一軟件平臺2025.1版本發布
全新 AMD Vitis 統一軟件平臺 2025.1 版正式上線！此最新版本為使用 AMD Versal AI 引擎的高性能 DSP 應用提供了改進后的設計環境。
使用AMD Vitis Unified IDE創建HLS組件
這篇文章在開發者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 傳統 IDE） 的基礎上撰寫，但使用的是 AMD Vitis Unified IDE，而不是之前傳統版本的
如何使用AMD Vitis HLS創建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 來創建一個 HLS IP，通過 AXI4 接口從存儲器讀取數據、執行簡單的數學運算，然后將數據寫回存儲器。接著會在 AMD Vivado Design Suite 設計中使用此 HLS IP，并使用嵌入式
HarmonyOS5云服務技術分享--Serverless抽獎模板部署
startRaffle）
結束抽獎回調函數（比如endRaffle）
記下函數名，后續配置要用到
3?? ??工程包準備??
下載官方提供的抽獎模板工程包
解壓后重點檢查portal/dist目錄結構
記得
發表于 05-22 20:25
如何成為一名嵌入式軟件工程師？
如何成為一名嵌入式軟件工程師？ 01明確崗位的角色與定位 嵌入式軟件工程師主要負責開發運行在特定硬件平臺上的軟件，這些軟件通常與硬件緊密集成，以實現特定的功能。 不僅需要精通編程語言
發表于 04-15 14:37
工商網監
評論